合作设计基于mcu的数字式电容ESR表

米男

小鬼头老师你看看丝印dl46  esd保护阵列0.22元一只，可否取代图中6只1n4004，可以减小体积。需注意的是还有一个丝印dl46 ，是静电保护管，不知为何2种元件丝印一样。 全型号是HDMIULC6-4SC6封装sot23-6丝印dl46  esd保护阵列

天天爱玛丽

我没详细研究，DAC靠喂数的分辨率可以得到准确量化的输出电压，这个还不能满足要求吗？当AVDD为5v,喂数82大约对应100.0976mv档满幅度，这不影响计算结果，这时得到的电压精度不一定比电阻网络获得的电压精度低，数字调音量其实也是这个原理，相当于只用到低7位精度，信号分辨率依旧是12位。
采样点数不变时，DAC输出信号的分辨率不随喂数的大小而变化，电阻网络分压的信号分辨率也不变，只是同比例缩小幅度，信号精度没变。输出精度只与采样点数有关。例如音频DAC24bit 192k的芯片播放16bit 44.1k音源，并不会提高输出音质细节。

往事已去

米男 发表于 2023-4-16 10:49
小鬼头老师你看看丝印dl46  esd保护阵列0.22元一只，可否取代图中6只1n4004，可以减小体积。需注意的是还有 ...

缩小体积可以用全桥，一个全桥代替4个二极管，一个全桥+一个二极管代替6个二极管

往事已去

小鬼头 发表于 2023-4-14 17:05
现在上更新后的设计草图（草图9，手持3.7V版和手持9V版）

补充内容 (2023-4-16 20:12):
一般集成块内部都有保护电路，典型承受电流10mA，如此稳压管也可以省略了。具体需要确认一下。

abbey_tom

天天爱玛丽 发表于 2023-4-15 16:49
简单测了下air32f103的DAC性能,跑100KHz毫无压力,

这是101KHz左右的波形

感谢分享，
用的是CB还是CC？
采样率是多少？

abbey_tom

小鬼头 发表于 2023-4-16 10:23
这100khz的正弦波波形挺不错的，比cd机的20khz正弦波波形（没经过滤波的）还要好不少。

现在没空查看 ...

DAC相当于ADC的逆过程，
AVDD＝3.3V时，
模拟输出是将0－4095对应输出到0－3.3V
通过控制峰值的数码可以实现0－3.3V间任意幅值的正弦波输出
但当输出要求信号幅度比较小时，
同样存在不能充分利用DAC位数的情况，
比如输出33mVpp的正弦波则控制数码在0－4095/100（即约41）
12位的DAC只用到不足6位

abbey_tom

小鬼头 发表于 2023-4-14 17:05
现在上更新后的设计草图（草图9，手持3.7V版和手持9V版）

来青岛之前试验过SPWM，
100kHz不理想。
决定用CC的话，
也就正好充分利用其DMA+DAC，
可直接得到幅度可控的正弦表，
通过增加采样点减少谐波、提高激励精度，
这样，
一是只设一个激励端，
频率和幅度由MCU负责；
二是根据“天天爱玛丽”网友的试验，
前端的滤波和电阻网络可以简化。

小鬼头

往事已去 发表于 2023-4-16 12:34
补充内容 (2023-4-16 20:12):
一般集成块内部都有保护电路，典型承受电流10mA，如此稳压管也可以省略了 ...

这里的保护电路是如何工作的，明天找时间解释一下。

我今天收到了1块多钱买回来的10只250v 120mA的自恢复保险丝，做了一个试验，证实了我的担忧：

1、测量这10只保险丝的阻值，阻值分布相对比较分散。最小9欧姆，最大15欧姆。大多数是12欧至13多欧。

2、我担忧的是，经历多次冲击后，他的阻值会变得过大。于是用手头的36v1.2A可调电源做试验，试验的2只电阻原阻值分别是13欧和15欧。

3、经过多次加上超过200mA的36V输出电压冲击后，2只自恢复保险丝放置数小时后，阻值都上升为22欧左右。而这个阻值，挺有可能会引致本esr表出现测试波形削波的问题。


—————————
针对上述情况，有2个对策：一是增大100v高压电容的容量，由47u增大为100u。二是改用冲击后阻值仍足够小的自恢复保险丝。

为此，刚才我又下单购买3种可能比较适合本esr表用的250v自恢复保险丝，分别为145mA、180mA和200mA。

往事已去

小鬼头 发表于 2023-4-16 22:43
这里的保护电路是如何工作的，明天找时间解释一下。

我今天收到了1块多钱买回来的10只250v 120mA的自 ...

我觉得那一块没啥意义，可以去掉，C11可改小。我加的100K电阻可以加大阻值，会造成分压，但是设计可以把这个分压考虑进去，也就没事。

w6955

看这个是不是简单点，MCU产生个正弦波，AD8302检测，MCU adc,简单。频率从10hz-0.5M任意.

小鬼头

米男 发表于 2023-4-16 10:49
小鬼头老师你看看丝印dl46  esd保护阵列0.22元一只，可否取代图中6只1n4004，可以减小体积。需注意的是还有 ...

你说的这个esd器件，我查了一下。又看了一篇文章：

https://zhuanlan.zhihu.com/p/615520573

觉得他跟我现在用的tvs基本一样。不能产生ptc器件的阻断作用，但可以电压箝位作用。而我这里已使用了tvs，如果没有tvs的话，可以考虑用你介绍的这类esd保护器件。

往事已去

天天爱玛丽

abbey_tom 发表于 2023-4-16 20:50
来青岛之前试验过SPWM，
100kHz不理想。
决定用CC的话，

Air32f10x的Vref脚在内部接VDDA了,如果想改变Vref,只能改变外部的VDDA了,这个没有办法,
这是中文芯片手册的说法:

依据不同的封装，VREF+可以在内部连接到VDDA，VREF-可以在内部连接到VSSA。

开启DAC缓冲器时,Vdac_out=0.2v -- VREF+
关闭DAC缓冲器时,Vdac_out=0.03v -- VREF+
DAC的偏移误差达到了15mV~25mV,(Vref=3.3v,DAC配置为12bit时)
由此可以看出,air32f10x的DAC电压误插比较大,
硬件上就要用个ad脚检测DAC的输出,对其进行误差检测,
不然计算时会有误差.

abbey_tom

天天爱玛丽 发表于 2023-4-17 09:00
Air32f10x的Vref脚在内部接VDDA了,如果想改变Vref,只能改变外部的VDDA了,这个没有办法,
这是中文芯片手 ...

是的，小封装的Vref脚都在内部接VDDA了
因此，DAC的输出误差就与VDDA的精度相关了。
你列出的是输出跟随器的特性，
关系到输出阻抗与输出范围，
具体精度则还是VDDA决定。

不过，如果用ADC环回进行校准应该也不可行，
因为ADC同样以VDDA为基准。
如果真要校准的话，
1.2V的内部基准倒是可以考虑。

天天爱玛丽

测试了一下开启和关闭DAC缓冲器的波形,
用的定时器触发DMA方式,定时器自动重载值8,VDDA=3.3V,12bit,采样点40,对应100KHz,
从手册中查到DAC的C_out_load = 50pf,这个电容和负载阻抗的时间常数t,会影响到DAC输出电压,
在开启DAC缓冲器时,由于每一个采样周期DAC的输出电压保持不变,t的影响较小,输出电压峰峰值比较高,
手册只给出了基本参数,开启缓冲器时DAC_OUT高端值会小于3.3V-0.2,DAC_OUT低端会大于50mV
也就是小于3.3v-0.2v-0.05v=3.23v,实际测量DAC_OUT峰峰值3.06V,

上图的波形峰峰值比较高,但是由于缓冲的存在,会产生失真,例如峰值两侧,可以明显观察到,
关闭DAC缓冲器时,C_out_load对输出幅度的影响就很明显了,

上图DAC峰峰值只有2.14V,离Vref的范围相差甚远.但是波形失真较小.
所以用于输出可调直流时建议开启缓冲器,用于输出音频时建议关闭缓冲器,
由此推断,每片芯片的DAC输出值都可能不同,
用于测量时可以用ad脚检测DAC的输出值,计算出误差,然后计算时进行补偿.
手册里说明了VDDA为ADC、复位、RC振荡器和PLL模拟部分供电，所以为了保持VDDA的纯净，要使用外部晶振，不要用内部RC时钟。
内部参照电压可以计算Vref,无法计算DAC的误差吧,DAC输出误差似乎是硬件差异造成的.
------------
air32f10x的DAC连续输出时存在一个+-10mV的波动,频率大概在7.94Hz,这是什么鬼?