腿软版 8 位半多斜积分 ADC 试制成功

scoopydoo

locky_z 发表于 2024-1-31 21:35
板上那些白色的贴片电容是什么型号和牌子

牌子型号谁也看不出来，只能看出来是 C0G/NP0 的，容值有些没被盖住，最大那一颗积分电容设计值是 33nF 的。

washu

scoopydoo 发表于 2024-1-31 21:50
牌子型号谁也看不出来，只能看出来是 C0G/NP0 的，容值有些没被盖住，最大那一颗积分电容设计值是 33nF ...

大湿你咋就辣么犀利，一眼看出那个是积分电容


btw. 这个是最终选型，其实之前很多人都说积分电容用 NP0 不行，要用媳妇效应小的这个辣个，我和腿软在这个问题上做了很多测试，最终结果表明，不需要用 Advantest 原鸡的巨大薄膜电容，蛐蛐一个米粒大的 NP0 就可以满足设计要求

washu

scoopydoo 发表于 2024-1-31 18:16
俺挑两块骨头先：

第一，电压基准选 ADR1399 够用吗？

第一，电压基准选 ADR1399 够用吗
++++++++++++++++++++++++++++

就好像我的 Voltgen 最初也是辣妹三九九鸡肫一样，这都是“研发过程” 最后证明，Voltgen 性能超过 399，要般配得老头子。

同样腿软 ADC 也是，研发过程中使用流氓三九九是河狸的，但最终测试表明辣妹三九九配不上腿软，所以，腿软连夜赶制了老头子版，正在快马加鞭送来，大家或许明天就能一饱眼福



第二，数字部分用 FPGA 估计大部分人都没有能力仿制
++++++++++++++++++++++++++++


这个问题也是研发时发现 MCU 无法满足计数时序要求，Advantest 原机也是用了 CPLD（不是 FPGA）实现的。

腿软表示他没有计划发行套件，成品目前也没开始计划，但 DIYer 可以找他要烧好固件的 CPLD 然后仿制来自己玩，腿软会用成本价提供给广大 DIYer

washu

MCU 无法满足计数时序要求
+++++++++++++++++++
严格说是我和腿软做不到，因为我们不会汇编 3457 的 ADC 就是一个 8051 做的，可见单片机也不是做不到，是我们做不到 用搞基语言编程，就不得不面临这个问题：语言的开销有点大，时序上不太确定...

scoopydoo

washu 发表于 2024-1-31 22:29
第一，电压基准选 ADR1399 够用吗
++++++++++++++++++++++++++++

是俺不严谨了！MAX II 确实是 CPLD 不是 FPGA，不过这里区别不大哈。

俺赶脚用单片机应该是能够搞定的，倒也不至于用到汇编，当然以 STM32 为例的话，估计至少也要玩儿透定时器、中断、DMA 之类的才能应付。

scoopydoo

washu 发表于 2024-1-31 22:24
大湿你咋就辣么犀利，一眼看出那个是积分电容  

不是俺犀利，是你板子上斗大的字写着“CINT”

再说它在 CPLD 边上，附近还有两只高速运放和一只比较器，除了是积分电容那还能是啥 ......

MF35_

washu 发表于 2024-1-31 20:39
归一化后大约是 0.6ppm INL，0.1 就别想了， 那是 3458 的冠冕，不是我等 DIYer 可以窥视的  
...

哎，看来业余条件要像3458那样实现单一基准校准全部挡位就别想了，3458那个校准方式我研究了下，最后的结论是必须依赖非常高的ADC线性度来实现。
不过0.6ppm拿来做一个高精度源是戳戳有余了，采样速度如何？

MF35_

washu 发表于 2024-1-31 22:24
大湿你咋就辣么犀利，一眼看出那个是积分电容  

我之前的7129表头，用了各种CBB包括高价买的什么鬼千层糕，最后自检依然差3个字，自从看了你用NP0的实验，果断去JLC买了10个100nF的NP0，换上后果然舒服了

washu

scoopydoo 发表于 2024-1-31 22:42
不是俺犀利，是你板子上斗大的字写着“CINT”

再说它在 CPLD 边上，附近还有两只高速运放和一只比较器，除了是积分电容那还能是啥 .....

是俺不严谨了！MAX II 确实是 CPLD 不是 FPGA，不过这里区别不大哈。

俺赶脚用单片机应该是能够搞定的 ...

我特地打的高斯模糊，你这都看得出来，大湿你这是眼睛太犀利，还是看不起大数学家

washu

MF35_ 发表于 2024-1-31 23:06
...不过0.6ppm拿来做一个高精度源是戳戳有余了，采样速度如何？

当然是 10PLC 啦 都说了第一为 Voltgen 的 ADC 设计，第二是 Advantest 6878/6871/6581 的异父异母的亲兄弟嘛

那种慢腾腾的 ADC，我和腿软一开始就不会考虑的

scoopydoo

washu 发表于 2024-1-31 23:14
我特地打的高斯模糊，你这都看得出来，大湿你这是眼睛太犀利，还是看不起大数学家

像 MAX II 特征这么明显的芯片，你没把外围电路模糊掉，光模糊丝印有啥子用哦。

还有那两个高速运放，虽然模模糊糊的但是仔细看还是能看出型号的，就是那个比较器俺是猜的，像是 UPC277

washu

MF35_ 发表于 2024-1-31 23:06
哎，看来业余条件要像3458那样实现单一基准校准全部挡位就别想了，3458那个校准方式我研究了下，最后的 ...

还有别样方法，我还在各种测试中，它也是这些年 Voltgen 要解决的主要问题：

我们没有（包括商品 ADC，哪怕是 AD7175 的商品表我也测试过）高线性度的 ADC（腿软这个居然已经是最好），肿么办


简而言之就是用商品 KVD 的方法，将其自动化...总之会比较麻烦。

MF35_

washu 发表于 2024-1-31 23:20
还有别样方法，我还在各种测试中，它也是这些年 Voltgen 要解决的主要问题：

我们没有（包括商品 ADC ...

我觉得单一基准实现自动化校准绕不开一个问题，就是比例测量，而比例测量严重依赖线性度，因为线性度会成比例的劣化，就拿你的voltgen来说，每次测量时要去量一下7V基准，因为它最稳定，然后去量输入电压，假如输入电压是大于7V基准的，比如10V，那么测得7V时的非线性指标，就会被放大10/7倍。

在万用表上这个问题更严重，因为万用表的相邻挡位关系是10:1，自动校准不论怎么做，都绕不开两个相邻挡位之间进行比例测量，那么非线性在高于基准挡位时就会被放大10倍，所以，是否有什么其他方法可以绕过这个问题？反正我是想不到了

jforu

多谢令积分IDC其实是一个学电子人的梦想但是需要的条件比较多手上至少有一位34588位半万用表一次和一次开关和积分电阻电器内恒温，另外如何控制开关让每次注入的电荷平衡

补充内容 (2024-2-1 12:38):
不能编辑. 多斜积分ADC, 做到6位的线性不容易,ADC的线性是没办法用软件校准的.现在的开关和电阻都是随温度变化的.这就要求在一个周期内,开关和电阻的温漂在1ppm内,业余不容易做到,商家是把开关和电阻集成在一芯片内

jforu

手机语音输入错误太多不好改