浅析俄版mini LCR原理

abbey_tom

闻太师 发表于 2022-10-4 08:56
这么说吧，设第k个信号周期第n次采样时相位是θ[0-360°)，如果第k+k1个信号周期第n次采样时相位也是θ， ...

这个条件应该可以保证，
因为DAC启动后是连续不断的，
ADC启动后也是连续不断的。

我原来的疑问是设正弦波每周期数据为SINE[500]；
采样得到的数组为DAC[500]，
假如ADC采样ADC[0]时，正弦波输出的是SINE[10]，
也就是说，ADC采样滞后DAC输出10个点，
是否会有影响？
按照您的解答，应该是没有影响。
假如ADC[0]＝SINE[10]，
只要ADC[n*500+0]＝SINE[10]就没有关系（假如ADC每信号周期采样数为500）

甚至，ADC每信号周期采样数可以为300（SINE周期数据仍可为500）
同样假如ADC[0]＝SINE[10]，则只要ADC[n*300+0]＝SINE[10]就没有关系.
不知我这样理解是否正确。

之所以原来有这个疑问，
是看您文章中的分析，
将采样的序列数 i 对应到了SINE(i)，
误以为ADC(i)采样到的必须是激励信号对应输出SINE(i)时的响应值。

abbey_tom

闻太师 发表于 2022-10-4 15:42
甚至，ADC每信号周期采样数可以为300（SINE周期数据仍可为500）
同样假如ADC[0]＝SINE[10]，则只要AD ...

类似的课程大学时代应该都学过，
不过，三四十年了基本没用过，
所以基本等于没学了。
退休了没事儿时纯粹找乐瞎折腾，
又到需要用的时候才发觉早还给老师了。

我理解：这个是不是我举的例子不太对，
SINE周期是500，
ADC采样频率如果是倍率应该就没有问题了吧？
比如250、500、1000？

abbey_tom

闻太师 发表于 2022-10-4 16:31
DAC和ADC的采样频率不需要是倍数关系，只要在一个正弦波周期内ADC的采样次数是整数就可以。画个图希望有 ...

非常感谢您详细的手工绘图说明，
但却更让我糊涂了。
您这个是8点对5次采样，
我前面说的是500点对300次采样，
300次也是整数啊。
前面您指出我的错误是有可能采样落在两次DAC变化时，
但经过滤波又平滑掉了，
总归会采到两次平滑后的值，
8点对5次采样同样有可能落在两次DAC变化呀。

abbey_tom

闻太师 发表于 2022-10-4 17:25
8点对5次采样同样有可能落在两次DAC变化呀  

这没有任何问题。你之前一直问adc[n]和sine的哪个数据 ...

明白了，非常感谢。
6.20的代码我后来找到分析了一遍，
它使用一个主定时器分别控制两个从计时器，
用门控方式控制一个定时器去触发ADC采样，
用复位方式控制另一个定时器去触发复位激励信号的时序，
但复位仅能在非常小的尺度微调时序，
无法保证门控ADC启动采样时，DAC从正弦表的0元素开始，
所以才有了以上疑问。
现在清楚了，
ADC开始新一轮采样时，
无须强求正弦表也从0元素开始输出。

abbey_tom

闻太师 发表于 2022-10-4 18:08
6.20reset
λresetжresetresetresetЧνADCDacλν

手机发的，
都是乱码。

abbey_tom

闻太师 发表于 2022-10-4 20:55
DAC和ADC之前有相位差，是否影响测量结果，这个通过向量分析很容易得出结论。比例法LCR的原理是DUT的电压 ...

确实如您所说，
如果ADC与DAC之间的相位差无所谓的话，
6.20的所谓RESET基本上是虚晃一枪，
正是因为感觉这个RESET作用不大，
所以我才从疑惑它的作用，
引发到我向您请教的问题。
（如果RESET能够使二者严格相位同步的话，
我就不会有问题了）。

在6.20中，算是节省了不少总线带宽的，
ADC采用门控方式，
并不像6.03那样ADC和DMA1始终工作，
当然DAC从启动后是始终工作的，
但两个DMA的ISP代码都简化了。

主定时器的触发周期是很长的，
跨越40轮的ADC采样，
还包括一轮ADC空档，
还有大ROUND间的保护时间，
它是算好了整个周期，
让两个从定时器在主时钟下各自工作，
可以自行维持长时间的同步。
RESET只是在门控ADC启动新一轮采样的同时，
复位触发DAC的定时器，
让DAC的时序与ADC间有个协调，
但这里只是重置了ADC从0开始，
并不确保DAC一定是从0开始，
这就是我问题的由来。
好在您不厌其烦，
解答了我的问题。


关于LCR的制作，
成本我并不关注，
闲余下瞎折腾呗，
因为没有成品化的考虑，
甚至都不一定非要做成实用品，
当然，做成了就有了一份成功的乐趣，
一如您制作激光雕刻机一般。
另外，通过参与和思考，
向像您这样的论坛大师学习讨教，
搞明白其中的道理是我最大的乐趣。
再次感谢您的指教，
我从一个不知LCR为何物的门外汉，
通过学习您的相关文章，
到分析了解程序代码，
虽然现在算法部分还有许多不明就里之处，
但总算是走进了LCR的大门。
后面必然还有许多不懂之处，
希望您一如既往，不吝赐教。

youngchun

abbey_tom 发表于 2022-10-4 22:32
确实如您所说，
如果ADC与DAC之间的相位差无所谓的话，
6.20的所谓RESET基本上是虚晃一枪，

最近也关注你们的讨论，受益颇深。
佩服老兄的专研精神。

abbey_tom

youngchun 发表于 2022-10-4 22:58
最近也关注你们的讨论，受益颇深。
佩服老兄的专研精神。

我主要是来学习的，
多多交流哦

abbey_tom

6.20版本中，
还有一个“二百五”的问题，
这个也是我前面问题的一个延伸，
在没有ADC采集请求及采集通道1的过程中，
触发信号推迟了250点，
造成有可能采集ADC（0）时，
此时的激励信号是SINE（250），
也就是二者正好反相，
按照这两天楼主的意见，
即使反相也没有关系。
而在DAC DMA的ISP中，
有一个变量swap_dacs，
  if( swap_dacs）
        {
                while(j > 0){
                        sig =  (lgain*sine[sptr++])>>16;//11bit
                        *dptr++ = k   +  ( sig<<16 ) + lsign*sig;
                        j--;
                }
        }else{
                while(j > 0){
                        sig =  (lgain*sine[sptr++])>>16;//11bit
                        *dptr++ = k   +  lsign*( sig<<16 ) + sig;
                        j--;
                }
        }
好像就是控制激励信号反相的，
但这个变量始终为0，
即始终执行的是后半部分（事实上该段代码只须保留后半部分）