运放仿真的疑惑，差分输出电压不居中？

world_all · 发表于 2024-7-19 17:07:10

量子隧道发表于 2024-7-19 16:43
这是个低级问题。
R1串R4必须等于R2并R3才行。

这个应该是影响后一级的居中吧？

MF35_ · 发表于 2024-7-20 01:47:32

本帖最后由 MF35_ 于 2024-7-20 01:53 编辑

这不是很正常吗？U2也是有初始偏移的，所以VF4中点是偏离的，因为初始偏移是固定的，所以你每次都是这个值，计算得出VF3中点便宜了(76.04+36.44)/2=56.24uV，因为你放大2倍，所以折合为RTI偏移就是28.12uV，这个值完全在INA128的典型值范围内，INA128典型输入偏移是(±10±100/G)uV，你放大2倍的情况下典型输入偏移是±60uV，所以这个值很合理

VF3的输出偏移是(417.45-428.06)/2=-10.6uV，你放大了20倍，因此折合为RTI偏移只有0.5uV，也在其典型值1uV以内，我没有看出哪里有问题

另外，spice仿真对于器件的绝对值参数意义不是很大，因为spice模型中绝对值参数都是人为给定的估计值（比如初始偏移，线性度等），无法代表真实器件的性能，所以仿真中不用太在意这些参数，spice仿真的目的是获得参数相关性为主，即研究变化中的相对关系（比如某个参数变化对电路性能的影响方向以及影响程度），而不是绝对值

world_all · 发表于 2024-7-20 09:59:38

MF35_ 发表于 2024-7-20 01:47
这不是很正常吗？U2也是有初始偏移的，所以VF4中点是偏离的，因为初始偏移是固定的，所以你每次都是这个值 ...

谢谢解惑，如果实际中导致负偏，怎么让它居中呢

MT4S301 · 发表于 2024-7-20 12:10:27

world_all 发表于 2024-7-20 09:59
谢谢解惑，如果实际中导致负偏，怎么让它居中呢

不理解为何执着于居中。。想到2个方法：一是给ina128的Vref脚加DC伺服，伺服环路放大器用opa387。但是这样一来整个电路变成交流耦合的。二是扔掉ina128，买3片opa387自己拼“三运放仪表放大器”。这种方法维持直流耦合，代价是大幅降低共模抑制力。因为自己拼仪表放大器用的电阻没有集成芯片里的电阻匹配精准。有高精度LCR表/万用表好些，可以人工匹配电阻。
此外希望楼主将电路增益全部集中在初级放大器上。初级10倍次级2倍噪声比初级2倍次级10倍小

MF35_ · 发表于 2024-7-20 13:29:13

world_all 发表于 2024-7-20 09:59
谢谢解惑，如果实际中导致负偏，怎么让它居中呢

你是差分测量，为什么要纠结居中呢，不居中对于差分信号来说只是共模偏移，差分信号又不会有偏移，如果是非差分测量，有些运放有调零引脚，接个电位器调到输出是0就可以了，但现代运放大多数没有，一是因为现代精密运放初始偏移非常小，而是现在都是数字化测量了，初始偏移可以软件校正，而早年大多数是模拟测量，所以才需要调零

world_all · 发表于 2024-7-20 15:55:36

MT4S301 发表于 2024-7-20 12:10
不理解为何执着于居中。。想到2个方法：一是给ina128的Vref脚加DC伺服，伺服环路放大器用opa387。但 ...

因为后面adc采样只能采样正电压，所以想前面居中后面好变换成正。这个放大倍数噪声的关系为什么x10x2优于x2x10，这个噪声对adc采样是什么影响呢？adc采样后会进行滤波处理，是否可以理解为把噪声会滤除掉？

world_all · 发表于 2024-7-20 15:57:16

MF35_ 发表于 2024-7-20 13:29
你是差分测量，为什么要纠结居中呢，不居中对于差分信号来说只是共模偏移，差分信号又不会有偏移，如果 ...

是为后面电路好处理这个波形，后级的adc只能采样正电压。确实调零操作也不方便。

MT4S301 · 发表于 2024-7-20 18:14:30

world_all 发表于 2024-7-20 15:55
因为后面adc采样只能采样正电压，所以想前面居中后面好变换成正。这个放大倍数噪声的关系为什么x10x2优 ...

你去网上查“级联系统的噪声”，就能理解。在模拟电路中，噪声逐级累加，如果初级增益非常高那整个系统的噪声几乎完全由初级贡献（后面的噪声影响很小）。如果初级增益低，那后级不仅放大前极噪声，也要加入自身噪声。因此总增益相等的级联系统，更多增益在初级的系统比初级增益低后级增益高的系统噪声低。
另一个优势是，初级高增益的系统噪声几乎只由初级决定。这样只需要在初级花高价买低噪型器件即可。如果后级噪声也需要考虑的话，那每级都需要低噪声型号（贵）。
下面以级联高频放大器为例演示这个理论：

IMG_1695.jpeg (134.15 KB, 下载次数: 0)

IMG_1694.jpeg (136.95 KB, 下载次数: 0)

可以确认，初级高增益的版本比反过来的版本，噪声系数小接近1dB。
使用的在线计算器是https://www.mwrf.net/tool/rf/2012/8216.html

MT4S301 · 发表于 2024-7-20 18:19:47

world_all 发表于 2024-7-20 15:55
因为后面adc采样只能采样正电压，所以想前面居中后面好变换成正。这个放大倍数噪声的关系为什么x10x2优 ...

ADC采样后滤波确实可以降低噪声，但那些方法说白了是“猜”信号。
如果不想看采样后算法帮你“猜”的信号，只能在模拟电路（采样前）倾注心血，降低噪声

yqc · 发表于 2025-1-5 16:59:18

在后级给加上一个直流电压，使其居中就完了。

		自动登录	找回密码
密码			加入会员

运放仿真的疑惑，差分输出电压不居中？

浏览过的版块