|
发表于 2023-11-21 15:15:00
|
显示全部楼层
本帖最后由 iffi123 于 2023-11-21 15:20 编辑
我说的倍频不是谐波,dds一般内置PLL,以适应更宽的时钟,比如内部时钟200M, 内置20X PLL时钟发生器,如果启用PLL,那么外部时钟可以低至10M, 直接用200M外接时钟,比用10M+内部20X倍频,指标会更好, 如果用低抖动的时钟,输出的指标还会更好,不清楚厂家测试使用的时钟源,dds要好的输出,时钟本身指标不能忽视
时钟本身抖动是产生杂散的原因之一,它能产生连续频谱,而谐波总是整数倍,频谱不连续,包括互调也是不连续 |
|