qmycy 发表于 2024-10-20 13:18
这个单管有源滤波器，今天仔细看了下：
比例增益原公式：
你好，请问这个gm值是72131内部集成的MOS管的跨导值吗？还是别的数值？大概范围怎么衡量比较合适，在公式中算一个比较大的数呢，还是小的？
再次感谢:handshake
szsz 发表于 2024-10-20 19:27
感谢指导
高频头内部没有隔离电阻，我也只用了一个470作为隔离电阻。因为我看到AIWA的板子 ...
这个跟高频头上面的电容大小有关
PI控制器可以产生一个零点，去补偿系统的一个极点。
PI(s)=(kp*s+ki)/s
VT(s)=1/(Tao.s+1)
公式里 ，pi控制器产生一个零点。Tao为压控振荡器的一阶延时。kp和ki设置合理可以补偿掉VT(s)的延时。
这个控制器的调整，就是我贴出来的公式，r2/r1就是P，R1C1是积分时间。
szsz 发表于 2024-10-20 20:20
你好，请问这个gm值是72131内部集成的MOS管的跨导值吗？还是别的数值？大概范围怎么衡量比较合适，在公式 ...
gm=2/(vgs-vth),静态电流不变，不用管他。由R3确定。
本帖最后由 king5555 于 2024-10-20 20:42 编辑
szsz 发表于 2024-10-20 19:34
好的，感谢这么详细的指导
我冷静一下先，然后找时间把详细的电路图画一下，让您看看是不 ...
沒用到的脚：逻辑输入端接地（除非有特別的情况才会到Hi或悬空）。模似輸入端接1n电容到地线。逻辑以及模拟输出端就悬空。
象目前有几条逻辑输入端是透过排线连接的，应靠近芯片下拉电阻10k到地线。
AMIN端的隔直电容靠近芯片，目前是单心线目视蛮长的，这是来自本振输出，最好有屏蔽，看看能否縮短并且不要与其它单心线靠近，离个一、兩公分以上。
电源若是用电源供应器引长线连接的，在靠近实验板的正丶负（地线端）最好串联1uH至100uH的电感，色码电感就可以。以大幅減少不必要的耦合及干扰。象我研发和测试无线发射和接收机，都必須如此，否则发射強度和接收感度，会比实际来的高，甚至产生多出的杂波。
以上是实验时的一些措施。那么今晚就好好休息。完成了则是又增加了一个经验，同时我也跟着增加了经验。目前很久沒有出现象这次好这样的帖子了，我多码些字也值得的，否则我平常是懶的码字回帖，加上能和qmycy同时讨论觉得有人陪伴蛮溫暖的。
建议石英晶体焊接到芯片实验板上，并且旁路电容也放在实验板。象是高频接收模块，由于板子很小块，零件很擁挤，我发现多款芯片的石英晶体会干扰到线路，造成感下降3~5dBm，必须对石英兩条线路加以地线包地隔离，不与其它线路耦合。石英本身兩条线倒是可以靠近的，因为是反相的。
king5555 发表于 2024-10-20 21:04
建议石英晶体焊接到芯片实验板上，并且旁路电容也放在实验板。象是高频接收模块，由于板子很小块，零件很擁 ...
目前他所做的调整是把零点向低频移动。加大了R2，C1，零点频率比awa的下降了。他的高频头的VT转频率的增益需要提高1.5倍，延时又要提高3.3倍
合计要提高5倍。今天两个压控振荡器的阶跃响应解开了谜团。
他使用的高频头的延时比awa的大，也就是频率低。感觉方向是对的。
qmycy 发表于 2024-10-20 22:22
目前他所做的调整是把零点向低频移动。加大了R2，C1，零点频率比awa的下降了。他的高频头的VT转频率的 ...
前面好多楼，我都以为Vt高不了，目前是得知Vt有达标，就是不稳定。那就好办了，先去掉造成不稳定的因素，再进行调试。高频头是市售的应该可用。之前修理一台频谱仪，其中某个锁相环的Vt高达30伏特，比现在多了三倍，我是认为做的出來的。
king5555 发表于 2024-10-21 08:18
前面好多楼，我都以为Vt高不了，目前是得知Vt有达标，就是不稳定。那就好办了，先去掉造成不稳定的因素， ...
他上面的描述，在0.55us的脉冲宽度阈值是可以工作的。10khz的参考频率的周期为100us。也就是要求占空比小于千分至5.5。这个是合格的。
他现在是要求占空比小于千分之5.5，这个值他没有去测量。
从这个系统图里面可以看出，PFD输出的脉冲越窄，代表者误差电压E(s)越小。也就是说要求aol的增益要大。
这个pll芯片供电为5V，5V 0.0055占空比的直流分量=5*0.0055=27.5mV，现在的调节目标是要小于它或远远小于。
awa
rx-v320
qmycy 发表于 2024-10-20 22:22
目前他所做的调整是把零点向低频移动。加大了R2，C1，零点频率比awa的下降了。他的高频头的VT转频率的 ...
感谢详细解释！
对比AIWA的阶跃响应，我的上升时间太慢，我就觉得是Kp太小引起的，就想进一步提高Kp，于是把大R1从4k增加到6.4k，测阶跃响应曲线，发现上升时间进一步加大了。从不到300ms提高到将近350ms，说明简单的增加R1并不对。但是发现一个变化，似乎锁定情况有改善。
和AIWA板子比较，我的上升时间和下降时间明显不对称，上升比下降慢将近100倍。而爱华的似乎没有这么严重。这是不是说明我的充电电流和放电电流差距太大？如何可以加大充电电流？减小R1同时减小R3吗？
阶跃响应，设置本振从1MHz跳到2MHz，再跳下来，看VT的上升和下降过程过程。
AIWA板
配置1阶跃响应
R1=660，R2=4k，R3=9.4k，C1=9.4uf
VCC=9.5V，晶振4.5MHz，参考频率10kHz
配置2阶跃响应
R1=660，R2=6.4k，R3=9.4k，C1=9.4uf
VCC=9.5V，晶振4.5MHz，参考频率10kHz
本帖最后由 duke83 于 2024-10-21 12:56 编辑
在不清楚 LC72131 内部的那组 MOS FET Amp. 的放大特性时干脆就不要用，直接在 PD 输出接低杂讯放大 OPA 再接低通滤波器试试看。
标准的 PLL IC 应该要有两组相位比较器，连 CD4046 也都有两组但 LC72131 只有一组，所以想做高性能的收音机会有问题。
根据楼主的多次回报此电路是有锁定但锁定还无法良好，就代表这只能算堪用。
除了 PD 输出如果有 φV 与 φR 输出可供使用，再推荐一个 PLL 电路的好朋友 Change Pump，使用晶体管输出阻抗够低反应够快。
以前吃过多次 PLL 的亏因为都是参考 IC 手册的应用电路，后来去拆机研究同 IC 的实际应用电路才发现人家都是使用 Change Pump 来做回路滤波器。
举个例子使用 OPA 的主动滤波器本地的讯噪比只能做到约 60dB，一换上 Change Pump 后同样的 RC 数值马上提高到 80dB 以上。
qmycy 发表于 2024-10-21 10:09
他上面的描述，在0.55us的脉冲宽度阈值是可以工作的。10khz的参考频率的周期为100us。也就是要求占空比小 ...
按照你连续三个回复的意思是做不出來的吗？从楼主的描术我得到在Vt的二分之一以上的量程是锁定不稳定的，也就是Vt 大于2.5v是无法锁定的，这个2.5v都比Vdd的5v还小，显的不合理。再者Vcc用9v左右，也比Vdd的5v而言不到兩倍，我认为Vt 要到达高标的5点伏特，甚至多10%的5.6伏特也不成困难，而且楼也说Vt可以夠高，只是锁不住。
所以我希望看到PD脚的波形，我是认为问题出在有存在干扰。而且锁定的时间也太长了，需要縮短。
szsz 发表于 2024-10-21 12:53
感谢详细解释！
对比AIWA的阶跃响应，我的上升时间太慢，我就觉得是Kp太小引起的，就想进一步提高Kp， ...
根据你发的图，下降曲线。
这种是过冲，其原因来自积分增益在负阶跃情况下过大。上升曲线与下降曲线不平衡很正常。
感觉你的R4是不是太小了，这里的放电路径就是从mos管的ce放电的。R4 用到1K-10k级试验下。
duke83 发表于 2024-10-21 12:54
在不清楚 LC72131 内部的那组 MOS FET Amp. 的放大特性时干脆就不要用，直接在 PD 输出接低杂讯放大 OPA 再 ...
你贴的晶体管电路，cp_up cp_dn这个芯片没有。
我仿真的时候74hc74上面那个没接，用下面的。
qmycy 发表于 2024-10-21 11:48
awa
rx-v320
AIWA板上信号T10是72132的VT输出，图上那个VT符号应该是测试点名称。
我自己看了实物电路板，并用万用表测了，从VT到AM的变容二极管确实只有一个220欧的色环电阻。
VT到FM高仿板有一个1k的贴片电阻。