【参赛】容性电源（阻容降压）的可控电路实践

Cachee

容性电源（英文翻译为 Capacitive power supply ）即通常所说的阻容降压电路。容性电源叫法更为合理，因为其主要依靠电容的容抗来限制电路电流，电阻仅仅是防止冲击和给高压电容放电之用。容性电源一般应用在小电流的辅助电源中。其电路极其简单，成本低廉，EMI干扰极低，可以通过滤波输出较为纯净的直流电，无高频噪声。但一般情况下，容性电源工作在无控制回路状态，仅仅通过与负载并联的稳压管限制输出电压，电路一直消耗最大的功率。在负载功率需求变动较大情况下，容性电源无法调节消耗功率。而且无控制环路时，输入电压和频率以及电容容值都会对电路运行产生影响。本次试验目的是让容性电路实现可控化，使其能够根据输入电压，频率，负载变化以及元件参数变化调整自身工作，而不是一直消耗固定的最大功率，控制电路的最终目的是实现输出电压或电流的闭环可控化，类似开关电源，这样就可以提高电路在整个负载范围内的工作效率。

图1 经典的容性电源

图1 经典的容性电源

我们先详细分析下容性电源的工作过程。图1是一个典型的容性LED驱动电源。C1是构成容性电源的核心，其容抗可以限制电路中的电流。整流桥把交流换成直流，电解电容可以滤除交流成分。为了方便分析，我们在图中设置了很多电压标识点，以及电流标识点。
为了方便分析，我使用LTSPICE进行了一些仿真。图2是仿真中关键标识点电压或电流波形。V1为峰值350V的50HZ交流电。一些关键时刻点以及相关说明在图中均有标示。由于波形的对称性，我们只需要分析半个周期即可。为了方便分析，从输入电压的峰值t0时刻分析最为方便，此时输入电压变化率为零。
t0时刻之前，输入电压V(a)一直在上升，整流桥也导通。到t0时刻，V(a)到达峰值，其电流变化率降为零，电容端电压变化率也降为零，电路中电流I(C1)也降为零。整流桥输入端电压t0时刻之前一直保持着负载电压Uled（忽略二极管导通电压）。
t0时刻之后，由于电路电流I(C1)为零，电容端电压不变，随着输入电压V(a)下降，整流桥输入端电压也下降，整流桥关闭。当输入电压下降的绝对值为2倍负载电压2Uled时，整流桥输入端电压为-Uled，整流桥重新导通，到达t1时刻。
t1时刻，整流桥重新导通，镇流器输入端电压钳位在-Uled，C1端电压开始变化，其变化率等同于输入电压变化率。因此电路电流开始存在。电流大小正比于输入电压变化率。

图2 容性电源仿真波形

图2 容性电源仿真波形

t2时刻为输入电压过零时刻，此时电压变化率最大，电路中电流I(C1)达到峰值。
t3时刻和t0时刻较为接近，输入电压到达另一个峰值，变化率为零。电路中电流到达零。整流桥开始关闭。t3时刻后现象重复t0时刻后的现象。
下面分析输出的平均电流：
定义：C1容值为C，输入电压V(a)的峰值为UA，关键因子K=ULED/UA。
U(a)=UA*sin(ω*t+π/2) (ω=2πf)  输入电压瞬时值，f为电源频率
UA-2ULED=UA*sin(ω*t1+π/2)       t1时刻，输入电压跌落2倍输出电压
1-2K= sin(ω*t1+π/2)             代入关键因子K  
t1表达式：
file:///C:\Users\Cachee\AppData\Local\Temp\ksohtml\wps64C0.tmp.png

   
I(LED)=|I(C1)|=ωCUA sin(ωt)      区间0-π成立

流过LED的平均电流Imean（周期T=1/f）：


代入t1表达式：


看到结果如此简单，是否觉得物理学是很美好的？

如果负载为接近恒压性质的负载，比如LED，容性电源的输出功率：

这是二次函数，在Uled=(1/2)UA时具有最大值：

表达式如此简洁，令人感叹物理世界之美。

从Pout表达式，我们可以知道，在负载电压为0或者为输入电压峰值时，输出电流均值为0，这是必然结果，也验证了算式的正确性。输出功率在负载电压为输入电压峰值一半的时候，输出功率达到最大，这也符合一半物理学或哲学规律，所以如果要求以相同电容量获得最大功率，对于220V的电压要选取155.5V附近的负载可以获得最大输出功率。
从Imean表达式，我们可以知道，输出电流和负载电压以及输入电压为线性关系，LTSPICE仿真也证明了这一点：


图3 容性电源输出电流的仿真实验数据

那么问题来了，能否控制这么简洁美好的容性电源？控制容性电源哪种技术最强？
电源的控制一般是对输出端电压或者电流的控制，控制的核心是对于能量传送多少的控制。PWM是开关电源常用的控制方式，占空比的大小可以控制输出给负载的能量，从而控制电压或者电流，也有电压电流都参与的恒功率控制。控制什么输出参数是比较容易的，关键在于如何控制能量传递的多少。
我脑海中开始各种电路的架构想象，首先考虑周期性开路输出负载。我没有找到比较好的办法，因为负载的开路伴随着输出端电压的抬升，高压的控制就比较困难。断开和闭合开关要合适的时刻，否则会有瞬间电流而造成额外损耗，这就要检测输出端电压。开路后输出端有很高的电压难以处理。或者我没有想到很好的办法。
其实从原理上来讲，容性电源接近于恒流源特性，恒流源是害怕开路的，但短路是可以的。从Pout公式看到，忽略二极管导通损耗情况下，短路容性电源后的输出功耗是零。所以，周期性短路容性电源是符合物理规律的办法。周期性开路则违背处理恒流源的常规做法。
当周期性短路作为一个大的方向确定后，我一开始想到的工作方法是短路容性电源若干周期，然后再工作若干周期从而达到输出能量的调节。非短路周期占总工作周期的比例就是接近于开关电源的占空比。但这个方法遇到了极大的困难。
开关电源一般工作在几十或上百赫兹，容性电源整流后的周期是100赫兹。如果需要达到1%的调整率就要拿出100个周期作为工作周期。其产生的纹波就是1赫兹。这是一个很低的频率，滤波所需的电容容量难以承受，极大限制了其应用。
经过反复考虑，在单周期内短路容性电源一段时间的思想开始成型。基本思想是，在一个工频或半个工频周期内，让一段时间输出给负载的电流流经短路开关，调节短路时间可以改变流经负载电流的时间，这样就可以调节流经负载的能量大小而不额外损失能量。其实电路的框架没有改变，改变的只是电路的运作规律，这样的改变确保能量的传递波动频率还是100Hz，滤波所需的电容大小还在可以承受的范围。因为目前应用中还有工频变压器后面的整流滤波电路存在，其滤除的就是整流后的100Hz纹波。

图4 容性电源的控制线路方框图

图4是我的想法的方框图。SW器件一般选MOS管，具有良好的开关性能，其短路时刻的选择非常关键。基本容性电源电路分析中，t0时刻到t1时刻整流桥输入端电压从Uled到-Uled变化。这个过程中整流桥由于输入端电压小于输出端电压而关闭。t0到t1时间段内有一个特别的时刻，这个时刻整流桥输入电压为零。MOS如果在这个时刻短路是最合适的，这个时刻的短路可以避免大的冲击电流造成整流桥和MOS额外的损耗，开关电源中类似的情况叫ZVS（zero voltage switch）零电压开关，我们也可以叫ZVS（zero voltage short）。如果短路发生在整流桥前端非零电压时刻，电容将被强制在短时间内充电到等于电源电压，这个过程需要很强的冲击电流，会造成很大的损耗。
为了检测整流桥的输入端过零时刻，我们需要在输出端检测输入端端口的电压。D5用以隔开输出电解和Vsense点。R1用以释放MOS的D-S电容以及给整流桥一个弱负载，这样整流桥就会一直导通，Vsense点可以随着整流桥输入端变化而变化。使得Vsense可以检测到整流桥输出端的过零点，也就是输入端的过零点。从而控制MOS在过零点开通。MOS导通时间根据反馈电压或电流大小调整，从而调整流过负载能量的大小，进而稳定电压或电流或者功率。控制电路可以控制电流或者电压，方框图中是LED负载，所以控制的是电流Isense。控制电路可以是多种实现方式，单片机电路或者分立器件。单片机应该是最简洁的（图6）。为了方便大家制作，我实作是用的分立器件，后面再详述。先LTSPICE模拟下电路，分析下电路的详细工作状况为实作积累经验。图5是图4标示点对应的仿真波形。

图5 容性电源控制的电路的工作波形

图5 容性电源控制的电路的工作波形

t0时刻，类似于传统容性电源，t0时刻输入电压到最大值，电路电流接近于零，但由于R1存在整流桥始终导通或者说t0后弱导通。整流桥输出端会随着输入端电压下降而下降。当到达t1时刻时，整流桥输入和输出过零，如果没有MOS参与，整个过程将和传统容性电源一模一样。
t1时刻，控制电路通过Vsense检测到输入端过零，立刻开通MOS，由于是ZVS，这次开通造成的额外损耗极低。MOS开通后，整流桥由弱导通进入强导通，电路中开始流过电流，由于通路阻性很低，电路实际损耗极低。一直到t2时刻，MOS才重新关闭，t1到t2的时间是受反馈信号控制的，需要更多能量时，这段时间就减小，反之则增大。
t2时刻，MOS关闭，整流桥前端从零开始下降并且进入弱导通，直到t3时刻整流桥前端电压降到-Uled，整流桥重新开通。
t3时刻，整流桥重新开通，电流流经负载，从t3到t4时刻，电源一直给负载供电。
t4时刻，电压到达最低值，整流桥电流接近零。这个时刻接近t0时刻，t4时刻之后会重复t0时刻之后的过程。
控制电路会根据负载的电压或电流调节MOS开通的时间，从而控制负载获取的能量大小。这个调节是可以非常精确的做到。
为了查看电路是否能正常工作，我试着在仿真时改变输入电压，图6A是没有加控制电路的仿真图形，我们看到输出电流会随着输入电压变化而变化。根据Imean公式，我们知道，输出负载的电压越高，输出电流受输入电压变化影响越大。
图6B是加了控制电路的仿真模型，控制电路采用模拟电路来实现。我们可以看到加了单周期部分短路控制的电路具有很好地调整能力。其输出会实现类似开关电源的调节过程。

图6A 传统容性电源的响应

图6A 传统容性电源的响应

图6B 受控容性电源的响应

图6B 受控容性电源的响应

图7 容性受控电源的单片机电路

图7是我觉得可能是最简单的实现电路。单片机非常合适完成这个工作，PIC10F320是SOT23-6超小封装，内部有AD转换器，可以实现基本功能，而且价格便宜。如果选带运费的单片机还可以实现低电压取样电流信号，提高效率。为了方便一些没有单片机经验的电子爱好者，以及照顾我个人的偏好，我还是倾向用分立器件实现。虽然性能可能没有单片机实现那么完美。
图8是整体的分立元件电路图。由于最近时间特别紧张，仓促中完成电路设计以及调试，电路是边设计边调整边修改。中间遇到很多问题也都已经基本解决。图9是最后更新的电路参数，坦白说，在矿石收音机论坛这个活动截止前，这个电路没有调节到最佳状态，但已是可以工作的状态。我这里重点介绍这个电路如何设计，如何解决遇到的问题，重点介绍方法。而不是给大家一个成熟的电路去玩。学会了方法才可以解决所遇到的问题，以后也就没有问题了。
整个电路的核心是要实现一个脉宽可以调节的方波输出，并且这个方波要在一个脉冲信号下开始输出，而且其方波的宽度可以被电路控制。从这些特性我想很多人和我一样会第一个想到555时基电路。经过简单查询，我觉得555确实非常合适完成这个工作。555有个典型的单稳态电路和要求功能的基本一致。于是555很快成为电路的核心。R6决定脉宽最大值，Q3和R7可以在脉宽最大值和最小值之间被精确控制。
Q1和Q2是完成触发555脉冲的任务，Q1在整流桥输出过零时关闭，Q2则导通给555一个低电平脉冲触发，555输出一个高电平脉冲给MOS。Q2开通给555触发脉冲必须是短脉冲。注意R2连接到了D5前端而不是输出端电压稳定点。R2一开始设计是接到输出端的，R2更改到D5前端是在实验过程中遇到问题的解决办法。因为当R2连接到一个稳定的电压点时，一旦MOS被导通，D5前端会被拉低，Q1将不会重新导通，Q2将一直导通并把集电极维持低电平，这将破坏电路正常工作。因为555需要一个低电平脉冲，如果是维持型低电平不变，555将持续输出高电路进而使MOS一直导通。最终输出电压降低到使555重启。但是如果现在R2连接到了D5前端。当MOS导通时，Q1虽然不能导通，但由于R2上端电压接近0了，Q2也不能维持导通，从而Q2很快截止，不能维持低电平，555得到了正常的一个短的低电平脉冲。
U2和Q4是反馈电路，为了简单这里仅仅是稳定输出电压，并且采用了最简单的反馈回路。由于时间关系，反馈回路的调节还不是很理想。Q6是给电路供电的，注意Z1的存在是使得输出电容被充到一定电压后，电路才开始工作。因为在电压很低时，Q1和Q2的检测电路工作会有时不正常。这是模拟电路的一些弊端，如果采用单片机实现，很多问题将不会存在，因为程序具有很强的灵活性。

图8 容性电源控制的分立器件电路

电路的调试是比较辛苦的，但充满乐趣，分块测试是比较好的实验习惯。先上低压交流电测试也是一个测试技巧，不担心很快损坏器件以及触电。我采用了一个多路输出隔离变压器来测试的，大部分测试是在36V交流输入下完成的。如果直接市电测试，相信会艰难很多。先上一下我的实验电路板图9，非常廉价的纸基板子，由于没有高频部分，电路对于板子基材以及走线方式要求很低。电路板是边调整边测试边修改，不是很规整。

图9 容性受控电源电路板

首先测试555脉冲发生电路，这个电路是核心，图10是典型波形，红色输出信号随着黄色信号的到来马上建立，而且其高电平宽度可以调节。这个波形是在36V交流信号下面测试的。电路工作很正常，不过从使用角度考虑，最好选择CMOS型555，因为普通型555的计时电容不能太小，这样为了获得小脉宽需要很低的阻值，消耗电流过大。如果是CMOS型号的555，电路功耗可以控制在0.5mA以内，普通型几乎翻好几倍。

图10 脉冲发生电路 黄:555输入信号 红:555输出脉冲

当所有模块基本测试完成，即可进入反馈加脉宽生成的调试，这时先不要把555输出连接到MOS管。主要是观察反馈环路是否能工作。当看到图11这样的波形时，电路已经接近完成，因为反馈环路和脉宽调节工作都正常。红：555输出 黄：输出电压

图11 脉宽调节以及反馈回路的测试波形

图12 整体电路的测试波形

最后连接电路所有节点。即使焊接无误，上电实验也会遇到问题，比如调整R2到D5前端就是这个时候遇到的问题的解决方案。当看到图12这个测试波形时（红：555输出脉冲 黄：输出电压），恭喜，电路已经基本正常工作。
由于反馈环路增益过大，电路经常进入非线性区域，所以输出电压会有大的跳变。但平均输出电压和理论值符合，只要微调反馈环路即可获得完美的输出波形了。当然如果是单片机控制的电路，只需要程序的调整即可。
在容性电源的控制上，这个制作只是走出了一条路，这条路还比较崎岖，但毕竟有路了，只要多走走，路就会好走多了。希望感兴趣的可以多实践下。
希望能与所有爱好电子技术的人探讨交流。


作者：田凯祺/Cachee Tian
矿石收音机论坛：Cachee（at89s52被盗）
广播爱好者论坛：高频电路/atmega88
专门网论坛：Cachee/cachee
QQ：313531362  Email: tiankaiqi@126.com
2015-03-20


参考文献：Low cost constant current capacitive LED power supply
          Kaiqi Tian，Shan Wang，Kelvin Wang

论坛级别限制只能发10张图片，后面的图片明天上传


补充内容 (2015-3-21 08:51):
不知为什么第二天不能编辑了
请到7楼看图和一些公式的完整版
公式由于格式问题无法完整显示

补充内容 (2015-3-21 19:09):

请到7楼下载3个压缩包
放到一个文件夹里面解压
得到PDF完整版本

Cachee

占位编辑。。。。。。

补充内容 (2015-3-21 08:50):
不能编辑了，请到7楼下载PDF查看完整版本。
包括所有图片和完整公式。

lq19512003

提醒：明日晚12时截稿，所以您只有1天时间了，只能发10张照片了。

Cachee

lq19512003 发表于 2015-3-20 23:34
提醒：明日晚12时截稿，所以您只有1天时间了，只能发10张照片了。

还好，可以上传完毕的。
无奈账号at89s52被盗了，这个账号有很多限制。
还有就是非常可惜郁闷的是，本来每一届比赛都参加的，账号被盗后只能从零开始了。。。

lq19512003

有关被盗号事宜请到“公告警示专区”求助。

Cachee

lq19512003 发表于 2015-3-20 23:43
有关被盗号事宜请到“公告警示专区”求助。

没有权限在那个版区发帖，估计级别还不够把

Cachee

lq19512003 发表于 2015-3-20 23:43
有关被盗号事宜请到“公告警示专区”求助。

请问版主，为何主题不能编辑了？
顺便先把整理的PDF发布，请大家看PDF版本，公式和图片比较规整：
容性电源的可控电路.part1.rar (288 KB, 下载次数: 361)

2015-3-21 08:47 上传

点击文件名下载附件

容性电源的可控电路.part2.rar (288 KB, 下载次数: 345)

2015-3-21 08:47 上传

点击文件名下载附件

容性电源的可控电路.part3.rar (274.68 KB, 下载次数: 364)

2015-3-21 08:48 上传

点击文件名下载附件

非甲非乙

问下楼主那三个文件是一样的么？

Cachee

非甲非乙 发表于 2015-3-21 14:37
问下楼主那三个文件是一样的么？

需要3个压缩包都下载才可以打开。分包压缩，因为295K附件限制。

北极兵

     楼主是容性电源设计的开拓者，设计开发能力超赞！
     做为研究问题、解决问题、拓展思路还是有积极意义的。

ntwhq

楼主的思路很清晰，方法很巧妙，说简单点，如果不考虑整流二极管的损耗，容性电源的功耗就是负载电压乘负载电流，因为电流基本恒定，短路时功耗为0，所以根据负载的大小调节短路脉冲的占空比就能提高电源效率了。短路时因为加了隔离二极管，在此期间电容上充的电继续供负载（包括控制电路）工作。

Cachee

ntwhq 发表于 2015-3-21 19:25
楼主的思路很清晰，方法很巧妙，说简单点，如果不考虑整流二极管的损耗，容性电源的功耗就是负载电压乘负载 ...

您的解释，观察角度，确实更加通俗易懂！

北极兵

        其实这种电源本来就是小功率输出，提高效率意义真的不大。个人观点，莫见怪。

Cachee

北极兵 发表于 2015-3-22 18:40
其实这种电源本来就是小功率输出，提高效率意义真的不大。个人观点，莫见怪。

以前效率有问题，所以不能用在大功率上
我计算过，在负载电压提高时，功率因数可以到0.5以上
假如负载电压比较高，做个几十W没问题的
只是之前没有调整能力，只能做小电压，小功率
因为电压越低，输入变化时，电流变化越低

tianxiang

我也喜欢使用容性电源，优点是不发热、无噪音、损耗小；缺点是与市电无隔离，需谨慎使用。