对ALD110800A器件文档的翻译

mike

虽然有不少朋友买了这种器件，但是器件的pdf文档，不便于大家的理解，而对于器件不理解就很难应用，所以小生虽然不才，但是还是决定把这篇文档翻译一下，便于大家对器件的理解和应用。因为是自己翻译的，如有不当之处，请各位斧正。

General Description 一般性描述

ALD110800A/ALD110800/ALD110900A/ALD110900是一个整体的，由四个或者二个配对的N沟道MOSFET构成，使用了ALD公司引以为傲的EPAD@CMOS技术。这些器件被设计用于低电压和小信号的应用。ALD110800/ALD110900的特征在于其零门限电压。这可以减小或者是消除从输入到输出的电压电平转换，包括在电路中，当信号接近地电位或者是电源正电压的时候。这一特性极大地减小了输出信号的电压电平转换并增强了信号操作的范围，特别是对于甚低的工作电压环境。用这些零门限电压器件可以构建多级模拟电路，并且该电路能够在极低的供电和极小的偏置电压电平下工作。例如，已经被证明，一个输入级的放大器能够在0.2V的供电电压下工作。

ALD110800A/ALD110800/ALD110900A/ALD110900配对MOSFET设计作为电特性配对性能优秀的器件。因为这些器件处于同一块芯片上，他们同样表现出优秀的温度跟随特性。他们作为设计组件可以灵活地运用于模拟应用的很多方面，例如，作为基本的构件用于电流源，差动放大器的输入级，传输门，以及多路开关选择器等等方面的应用。

除了配对的电特性，每一个独立的MOSFET也表现出良好的控制参量，确保使用者能够运用于苛刻的设计极限。甚至不同批次，不同时期制造的单元也能够表现出很好的配对特性。

构建这些器件用于最小的补偿电压和不同的温度响应，而且他们被设计用于+0.2V到+10V系统中的开关和放大应用，这些应用要求低输入偏置电流，低输入电容以及快速的开关速度。这些器件的VGS（th）被设置在+0.0V，这既可以将他们归类于增强型器件，也可以归类为耗尽型器件。当栅极电压设置为0.0Vde时候，VDS=1+0.1V时，漏极电流为+1微安（uA），这允许一系列的电路的输出电压电平偏置于或是接近输入电压电平而不存在电压电平的转换。这些器件同样表现出优良的开关控制和门限以下操作的特性，这就如标准的增强型器件一样。

ALD110800A/ALD110800/ALD110900A/ALD110900作为MOSFET表现出高输入阻抗的特性（10E12欧姆）和高的直流电流增益（>10E8）。一个计算直流电流增益的例子是，在25摄氏度下，当漏极电流为3毫安时，输入漏电流为30皮安，那么增益为3mA/30pA=100 000 000。对于大多数的应用，请将V+管脚连接到最高的正电位电极（或者悬空不用），将V-和N/C管脚连到电路中的负电位电极。其余管脚的连接的电压必须遵守各管脚电压的极限值。

TEATURES 特性
精密零门限电压模式
标称RDS（ON）在VGS=0.0V时为104K欧姆
MOSFET之间的配对
严密的特性一致性
VGS（th）的误差（VOS）在2mV到10mV
正向，零和负向的VGS（th）温度系数——这个我真不知道怎么翻译
低输入电容
低输入输出漏电流

APPLICATIONS 应用

甚低电压模拟和数字电路
零功率误差保护电路
后备电池电流以及功率失效检测器
低电平电压钳制以及零通过检测器
源极跟随器和缓冲器
精密电流镜像和电流源
电容探针和传感器借口
电荷检测器和电荷积分器
差动放大器输入级
高侧开关
峰值检波器和电平转换器
采样和保持
电流倍增器
模拟开关/多工器
电压比较器和极性转换

[ 本帖最后由 mike 于 2008-1-21 14:51 编辑 ]

pengxn2003

严重鼓励！！！！！！

泉水叮咚

做为矿石机爱好者，在DIY这方面那是刚刚出家的和尚打伞、无法无天！无论使用它的全部、还是开发使用它的一部分、只要感觉好使、声音大、小电台多那就不错，就像把大功率晶体管砸碎窃取其中那一点点碎渣儿冒充矿石去检波，相似些。

蚂蚁

好资料，猛顶！！！！

光说不练

猛顶，好资料！！！！

mak1939

为方便查阅 ALD110800 和 110900 的资料，在这里转贴蚂蚁版主画的接线图

lixin9136

新春之季已经到来啊,您们的辛苦会有收获的,谢谢啦

L.D.XIONG

多谢MIKE提供详尽的翻译，为进一步应用110800提供了宝贵资料，请再找一下110800内部结构的资料（比如V+内部线路是如何与各极联系的），谢谢！

[ 本帖最后由 L.D.XIONG 于 2008-1-25 08:45 编辑 ]

mike

不必客气，要感谢蚂蚁斑竹和mak先生的工作为大家团购器件。V+的连接我过两天再给您回复吧。

mike

始终无法查到V+在集成电路内部与那一点连接 ，但是在作为有源放大器时，接在电源正电位就对了

mak1939

我怀疑 ALD 公司的资料可能有错误。

在本主题第 6 帖的第二图里（这是从 ALD 公司的 pdf 文件复制的内部结构图，蚂蚁版主加入了中文说明），可以看出 ALD110800 里面其实是两个独立的 ALD110900 反过来安装，它们之间没有内部联系。

ALD110800 的第 13 脚是 V+，按理说第 5 脚也应该是 V+，但是图上标示的是 V-。

ALD110900 整个集成电路没有 V+ 的标示，第 5 脚也是 V-。

比较这两个结构图，第 5 脚的标示有矛盾。如果第 13 脚 V+ 是正确的，两图的第 5 脚也应该是 V+。如果第 5 脚 V- 是正确的，第 13 脚 V+ 就可能是错误，应该也是 V-。

[ 本帖最后由 mak1939 于 2008-2-24 03:39 编辑 ]

mike

mak先生。您提出问题后，我觉得如果不再查一查资料的话，这个V+管脚的连接将一直令大家迷惑。

我认为您的第一步的理解是对的，就是ALD110800相当于两只ALD110900。那么第二点呢，V-或者v+在ALD110800中是否标示错误呢？我尚不能断然下结论。但是，在文档中有这么一句话：For most applications,connect V+ pin to the most positive voltage potential(or left open unused) and V- and N/C pins to the most negative voltage potential in the system.All other pins must have voltages within these voltage limits.（翻译：在大多数应用中，将v+管脚连接到系统中的最高的正电位（或者悬空），而将v-和N/C管脚连接到系统中的最低的负电位。其余管脚的电压必须限制在这个电压范围内（即最高正电位和最低负电位之间，译者注））我想，这句话表明V+是有可能存在的。但是N/C呢，这两只集成电路中并无N/C啊？

所以今早，我又花了很长时间来查看ALD公司的文档，包括与MOSFET阵列无关的文档。我想，大约找到了一些眉目。请大家仔细看下面的图：


我要承认，FET真是我见过的最变化多端的器件，除了JFET，mosfet，还有一系列的什么DMOS，VMOS，IGBT等等等等，要谈起来恐怕要另开一个帖子来讨论了。作为工程类的图，任何一条线，任何一个点都不是随心而画的，你每下一笔，都表示一个结构，在学制图课时，我的老师很严肃地告诉我。在电子行业的制图中也应该是如此的。请大家看看上面的FET结构，是否和大家平时看到的N沟道MOSFET标识不大一样呢？恩，问题就在于栅极和沟道之间还有一竖。发现了吗？我想，也许有人会说我抠得太细，我是这样想的，真正做过严谨绘图的人，在看图时就不能放过一点蛛丝马迹。我原来看这个图时，也为这个画法感到奇怪，而且觉得这种画法好像很漂亮（因为感觉很另类嘛 ）。今早，我在ALD公司的另一个文档（A New Generation of Analog Voltage Comparators，文档可以在这里找到：http://www.aldinc.com/ald_support.htm#appsupport）中看到下面的图才明白这一竖不是随便的一笔。请看：

这就是ALD公司的EPAD结构的一个示意图，上面有一个我没见过的结构Floating Gate，翻译过来就是“悬浮门”。我不是做器件设计的，对半导体器件设计的细节是不大清楚的，但是我的本科课程做过单电子晶体管方面的学习，FET的机制还是大致了解的。那么这个“悬浮门”到底是什么呢？

在维基百科上查到，这种技术常用于闪存技术中，使得晶体管在掉电时，任然保持沟道的性质，使得数据得以记忆。在一篇描述悬浮门技术的文献中（http://amesp02.tamu.edu/~sanchez ... Gate%20Circuits.pdf）也可以看到，这种技术能够改善沟道的导通特性。

更为具体的我就不想翻译了，大家有兴趣的话大概看看上面那篇悬浮门技术介绍应该就明白了。

ALD官方没有给出解释，我的理解如下：ALD110800和ALD110900中都存在V+和V-管脚（请不要惊讶，听我慢慢道来 ）。因为文档中已经提到，V+的连接有两种方式，一种接系统中最高的正电位，另一种方式是悬空（这种方式在数字电路中是常用的）。因此，在ALD110900中应该是悬空处置了，而在ALD110800中给出了引脚。那么，在我们的应用中怎么处置V+这个管脚呢？我的态度是：在有供电的情况下，接电源正极，要么悬空。无源情况下—— 悬空。但是切记，在任何情况下，任何管脚的电压均不得超过+10V

小补充：ALD公司的文档New Design Concepts中说，ALD110800和ALD110900在栅极为-0.4V时，沟道完全cut off 关断！

lllsssppp

好文！！！
已收藏，谢谢！

mak1939

在结构图中，关于 N/C 有一个注解在图下：“ N/C pins are internally connected. Connect to V- to reduce noise.”  我认为 N/C 脚在内部已经和 V- 连接。令我怀疑的只是 V+。

fuymm

到处都找不到，今天终于被我逮到了，谢谢！