观察到了一次电容并联的反谐振现象

量子隧道

有一些野路子经验说，为了电路的频响好，有时需要大电容并联小电容。用大电容通低频，小电容通高频，完美。
也有芯片厂商这么说。芯片电源去耦电容，要大并小，小的离芯片近一些。
但是我也曾看到过一些厂商认为，不要这么做。就直接在满足耐压和ESR的情况下，选你能找到的最大容值的。因为一个现象，“反谐振”，并联后会在某些频点呈现高阻抗，反倒不好。
我在DIY差分探头的时候，在高通支路耦合的地方特意留了一大片阻焊开窗，用来并联电容，践行大并小方案。

调试时，焊上了10pf//4nf，得到了如下频响，在1-2G之间出了坑：

于是找0402电容自谐曲线，定位到了两个电容的如下参数：

根据参数仿真，果然在1-2G之间仿真出了坑：

把10pf去掉，留下4nf，如下，坑消失了：

供大家思考，实验，娱乐。全文完。

iffi123

这些厂家说明只是针对常规电路，并非指上GHz的射频频率，后者已经不能忽略元件自身分布参数的影响，甚至一样的电路，不同pcb都会表现巨大

小鬼头

看仿真原理图，可看到：

1、L1、C1并联谐振了，其频率刚好落在凹陷的频率期间。并联谐振时，阻抗升高，所以凹陷。

2、而没有并小电容时，这个并联谐振不存在。

MT4S301

老师我要举手发言！
上周这个贴http://www.crystalradio.cn/forum ... &fromuid=322954 里M2、M3光标间的坑是否也是双电容并联谐振？用0402 10nF并100pF做隔直。

扒两个村田模型用射频软件仿了一下：
屏幕33306.png (49.37 KB, 下载次数: 1)

2024-8-20 13:39 上传

点击文件名下载附件
阅读权限: 50

屏幕233406.png (24 KB, 下载次数: 1)

2024-8-20 13:39 上传

点击文件名下载附件
阅读权限: 50

量子隧道

小鬼头 发表于 2024-8-20 13:33
看仿真原理图，可看到：

1、L1、C1并联谐振了，其频率刚好落在凹陷的频率期间。并联谐振时，阻抗升高， ...

是的，当两个电容值相差较大时，差不多就是小电容和“大小电容的等效串联电感”构成的谐振。

量子隧道

MT4S301 发表于 2024-8-20 13:39
老师我要举手发言！
上周这个贴http://www.crystalradio.cn/forum.php?mod=redirect&goto=findpost&ptid=2 ...

你也并联电容了吗？试一试，把小的去掉，或许就找到原因所在了。

viter

大并小电容，不是野路子，是正规做法，指的不是射频电路，更不是阻抗匹配电路，指的是电源解耦系统。更你上面的电路没有一毛钱关系

MT4S301

量子隧道 发表于 2024-8-20 13:46
你也并联电容了吗？试一试，把小的去掉，或许就找到原因所在了。

俺听人说相隔100倍容量就可以并，遂10n并100p

量子隧道

viter 发表于 2024-8-20 13:47
大并小电容，不是野路子，是正规做法，指的不是射频电路，更不是阻抗匹配电路，指的是电源解耦系统。更你上 ...

很遗憾，我看到的就是芯片厂告诫用户不要在电源上大并小。

量子隧道

MT4S301 发表于 2024-8-20 13:48
俺听人说相隔100倍容量就可以并，遂10n并100p

我那个两个容值相差400倍，确实影响已经很小了，曲线只是略有起伏。所以“相隔100倍容量就可以并”在经验上可能是合适的。

MT4S301

量子隧道 发表于 2024-8-20 14:12
我那个两个容值相差400倍，确实影响已经很小了，曲线只是略有起伏。所以“相隔100倍容量就可以并”在经验 ...

把10n抠掉换成2个100p并联，证实俺放大器720MHz的坑是电容并联谐振。550MHz的峰还在

6320571

量子隧道 发表于 2024-8-20 13:59
很遗憾，我看到的就是芯片厂告诫用户不要在电源上大并小。

电源轨退耦电容大并小有可能在高频应用中产生不期望的谐振这一现象直到八十年代才有学术论文提及，实际上在这更早之前就有很多著名的电子仪器厂家的设计者注意到了这一问题，并开始在设计中规避这一现象，比如这台泰克475A中见不到任何一个退耦电容大并小的设计。 ps：电源轨LC滤波器也是一个经典的例子，为什么比较考究的设计要在电感上并联一个较小的电阻？

MF35_

量子隧道 发表于 2024-8-20 13:59
很遗憾，我看到的就是芯片厂告诫用户不要在电源上大并小。

我之前看过一个国外大牛的高速PCB设计讲座，其中谈到过这个问题，他的原意是：

电源退耦的同一个点上，切忌使用大小电容并联，如果同一个电源线上存在不同大小甚至不同种类的电容时，它们要相距一定的距离，比如一块PCB的电源入口和芯片的供电引脚，它们的退耦电容可以不同。但在同一点，如果一定要并联，比如需要降低ESR或者电容的容量受限（众所周知二类介质的MLCC有非常糟糕的压电效应，容量越大越明显，所以很多场合会用多个小容量的并联），必须并联相同的电容。

仿真可以看到相同电容并联是没有反谐振的




不过这个问题一般出现在GHz以上时比较明显，而且谐振峰很小（取决于ESR和ESL)，并联小电容可以在百M到1G的范围提供更高一些的抑制，我之前做一个有源滤波器，截止频率10k以内，因为10uF这个级别的钽电容手头没有低ESR的，就并了47nF的NP0，从仿真和测试结果都发现从几十M开始到几百M（只能测到这么多）区间的带外抑制降低了几个dB

所以如果应用本身不关心GHz以上频率，也是可以并的，但原则是单个电容能够满足性能的前提下，尽量用单个电容

capa

学习了，一键三联