过采样学习笔记整理

乙猪

闻太师 发表于 2022-7-12 16:31
我以前也是只记结论，可是后来发现，不搞透理论遇到问题就会困惑。然后跟别人交流，孔曰取义孟曰成仁， ...

有你们做舵手就行了。

乙猪

闻太师 发表于 2022-7-12 16:43
小心掉坑里

掉坑里是常有的事。

xiaolaba

恰巧看到這篇


還有這篇 http://www.technoblogy.com/show?2G9S

應該是做同樣的事情,

大致理解, 16 (4^2) 個ADC 數據累積
總數 除以 2^2
是不是呢

1.   SetupThermocouple();
   
2.   ReadThermocouple();                      // Throw away first reading
   
3.   int reading = 0;
   
4.   
   
5.   // 16個ADC 數據累積
   
6.   for (int i=0; i<16; i++) reading = reading + ReadThermocouple();
   
7.   
   
8.   // 總數 除以 2^2
   
9.   reading = Convert(max((reading>>2) + ADCOffset*4, 0));
   
10.   
    
11.   Scale = 2;
    
12.   PlotTemperature(reading + internal, 0, 0);

复制代码

abbey_tom

太师您好，请教一下关于过采样引入噪声的问题。
假如系统本身的噪声并不满足过采样的条件，
需要引入噪声。
以AIR32为例，使用噪声发生器人为叠加噪声，
按照引入噪声约为1LSB的说法，
伪随机寄存器就只能使用1BIT
也就是实际效果相当于在有用信号的值随机加0或加1
我的理解是必须在完成一次过采样的过程中，
比如256次过采样，
这256次最好是每次采样都能经历到伪随机寄存器的移位变化，
换句话来说，
就是伪随机寄存器的触发频率最好大于或等于ADC单次采样频率，
不知是否正确？

量子隧道

这种技术英文叫做“over sampling and decimation”。我以前用过，成功地把ADC有效位数从10增加到14。
我的噪音源是用FPGA的几个多余管脚，输出伪随机码流，再在板上通过电阻合成出来的。反正FPGA多出来的管脚不用白不用。
如果采样的是单频单色信号，也可以通过给采样时钟增加点jitter的方法来产生噪音。甚至，有很多时候都不用叠加噪音都行，因为交流信号自带动态覆盖多个相邻电平的能力，只要被测信号和ADC时钟不满足整数比，有些许ppm的偏差即可。这样的话，单频交流信号每经过一个周期，被采样的时候，与上一个周期的采样，总会偏差一点点，积累很多个周期以后，就“匀乎”到超过整个LSB了，自动实现了“随机加扰”的效果。

abbey_tom

闻太师 发表于 2023-5-12 20:58
IG*P]0VRBT]]9?A/#Jc`7T:14&-0bG'B/NAX?SCB'+J%]HM;A OD6QM'31Y>(K6&0R`B4$J%Na:RN9Q,MK,>X("@[\,#*C=R"J ...

???
一片乱码！