设计了一个以CD40110为核心的低频频率计

1996 · 发表于 2017-12-31 00:07:56

本帖最后由 1996 于 2017-12-31 00:36 编辑

设计这个频率计纯粹就是玩的，发来这里凑个热闹，还没有制作，希望大家积极参与讨论，激发出成本更低精度更高的方案，如果能在此基础上再弄个占空比测量就更好了，此方案属于性价比极低的类型，固定门时间1s，精度也一般，全部采用CD系列芯片，电源范围5~15V，元件还算常见，有心思画PCB的可以提供AD16原理图，手上若有这些芯片的可以帮我先试试水

门控信号的产生
用CD4060配合32.768K晶振产生时基，经过CD4060的4096分频得到8Hz信号，再把这个输入到CD4029这个十进制计数器中，Q4端得到1s低电平，0.2s高电平，将这0.2s的高电平输入到个位上CD40110的“TOGGLE EN”端，由数据表可知，此时计数器停止
寄存器锁存信号
LE为高电平时，寄存器锁存，数码管显示为寄存器值，Q1进行非运算后，再和Q4相与，此时脉冲只剩下第1.0s到第1.1s这0.1s宽度，再和8Hz信号进行与非运算，产生一个开始于1.0s，宽度为0.625的负脉冲，锁存器清零，第1.0625s时锁存器存得前1s内计数器的数值。
寄存器清零信号的产生
Q4与Q1进行与运算，此时脉冲只剩下第1.1s和第1.2s这0.1s的宽度，再和8Hz信号相与，此时清零脉冲为正，始于1.1s，宽度为0.625s
流程为0~1s内计数，1.0s时计数停止，经过门电路短暂的延迟的时间后，寄存器刷新，1.0625s后寄存器锁存完成，1.1s后计数器清零占用0.625s，1.2s后再次开始下一次计数
死区时间预留较长，远远远大于CD系列延迟时间，避免了竞争冒险现象，电路图

频率计.pdf (231.08 KB, 下载次数: 342)

1996 · 发表于 2017-12-31 16:34:23

都没有人感兴趣的吗

amo · 发表于 2018-1-2 21:29:01

基准都没有谈啥“高精度”……

好歹要放一个恒温晶振，标定一下更好。
另外最好用74系列，普通HC的就行。CD系列驱动弱漂移大，脉冲计数没什么关系，做闸门就要命了

1996 · 发表于 2018-1-2 22:31:10

amo 发表于 2018-1-2 21:29
基准都没有谈啥“高精度”……
好歹要放一个恒温晶振，标定一下更好。
另外最好用74系列，普通HC的就行 ...

全文就没要求精度

，这个不是拿来做精准测量的，只是作为一个低频信号发生器的附件准备的，性能要求不高，成本要低，电路尽量要简单，所以才用固定门时间，32768晶振可以用二进制计数器分频，减少分频芯片使用数量

longshort · 发表于 2018-1-3 11:32:21

作为一个方案，语言描述有时会词不达意，因此最好先用方框图描出逻辑流程作为概要设计，明确各接口的作用和电平的规定，这才谈得上做电路的详细设计。

1996 · 发表于 2018-1-3 11:34:34

longshort 发表于 2018-1-3 11:32
作为一个方案，语言描述有时会词不达意，因此最好先用方框图描出逻辑流程作为概要设计，明确各接口的作用和 ...

谢谢关注，既然有人看，我回去再接着往后弄弄

mx-e · 发表于 2018-1-4 01:06:21

继续、继续，发挥DIY精神，向高难度出发。

1996 · 发表于 2018-1-4 12:49:21

本帖最后由 1996 于 2018-1-4 12:57 编辑

为方便理解，上时序图，Q1~Q4为CD4029输出端，CLK为CD4060振荡分频后的8HZ信号，后附部分电路图，周期测量门控信号还在构思中

		自动登录	找回密码
密码			加入会员

设计了一个以CD40110为核心的低频频率计

浏览过的版块