20SPS
10SPS
slsdz 发表于 2024-7-26 10:35
20SPS
你这是啥？
MF35_ 发表于 2024-7-26 10:46
你这是啥？
测试了手头的ADS1262噪声比较低
slsdz 发表于 2024-7-26 10:54
测试了手头的ADS1262噪声比较低
ADC本身的噪声是不高，我现在50sps下ADC自身跳动也就1个LSB（通过测内部信号或外部输入接地，我这里外部输入接地时ADC实际上输入的是负的full-scale），我现在的问题是输入信号噪声大
用洞洞板搭的，基本都是用的贴片电容，没装盒子，测电池噪声也很大，基本确定噪声来自输入信号源。
原来搭了一块挑选的各种电容，底噪好像比这块小，输入噪声好像也不小。ADS126216.6 SPS 完全达到ADS1256 2.5SPS水平，速度大有提升。
32位和24位对一般人来说区别不大。做到>23位无噪声实在太难
washu 发表于 2024-7-26 08:55
是担心 MLCC 的压电效应引入环境震动噪声但除了这个因素，其它因素产生的噪声没有特别研究。另如楼下 ...
果然是MLCC搞得鬼，我把那些10uF和4.7uF的MLCC都换成钽和薄膜，读取基准电压正算是正常了
读了好几次，每次1000个数，20mS的调制时间，50sps输出，基本都在5~6字跳动，换算电压是6~7uV跳动，应该是正常了吧？
但是读DAC输出依然噪声随电压增大而增大，毫无头绪啊:(
scoopydoo 发表于 2024-7-26 05:00
俺没实际测过，但是印象里钽电容的噪声好像也不低，赶脚有空间的话最好是换薄膜电容。
来帮我看看，直接读7V基准是这个结果，测了十几次，每次1000个读数，基本上跳5~6个字，换算电压大概6~7uV，50sps输出的，我是第一次玩精密基准，LM399应该就这个水平没错吧，如果采样率降低10倍，应该能更好
MF35_ 发表于 2024-7-26 23:11
来帮我看看，直接读7V基准是这个结果，测了十几次，每次1000个读数，基本上跳5~6个字，换算电压大概6~7 ...
赶脚这个结果可以了，手里有低噪声的电压基准可以比对一下，比如国产的那个 2DW23x 啥的，或者整一个 ADR1399 :lol
scoopydoo 发表于 2024-7-27 07:17
赶脚这个结果可以了，手里有低噪声的电压基准可以比对一下，比如国产的那个 2DW23x 啥的，或者整一个 ADR ...
电池啊，两个锂电池串联就是7V低噪声短时电压基准:lol
MF35_ 发表于 2024-7-26 23:09
...每次1000个数，20mS的调制时间，50sps输出，基本都在5~6字跳动，换算电压是6~7uV跳动，应该是正常了吧
差不多，399 噪声也不低，你把速度再降降看看，最好是 5Sa/s，和万用表 10PLC 速度对比 ;P
MF35_ 发表于 2024-7-26 23:09
...但是读DAC输出依然噪声随电压增大而增大，毫无头绪啊
你直接用电阻和运放把你的鸡肫产生出 5V、10V、20V（你设计最大 20V？）几个恒定电压让你的 ADC 去读取就可分清楚是你的 DAC 有问题还是其它部分有问题了 :D
或者用高位表直接测量 DAC 输出？
washu 发表于 2024-7-27 09:23
你直接用电阻和运放把你的鸡肫产生出 5V、10V、20V（你设计最大 20V？）几个恒定电压让你的 ADC 去读取 ...
现在确定是DAC的问题了，因为我试了直接读7V基准没问题，10V基准也没问题，外接锂电池读电压也没问题。把DAC输出相同的电压（4V、7V和10V）就有问题，准备换个DAC型号试试，还好我做了两种转接板
MF35_ 发表于 2024-7-27 09:31
现在确定是DAC的问题了，因为我试了直接读7V基准没问题，10V基准也没问题，外接锂电池读电压也没问题 ...
我第一次发行套件时有标准版，也就是最初设计的 AD5541 DAC，以及 Costdown 版 AD569 DAC 两个选择
后来再次发行套件以及整机就只有 AD569 了，缘何？就是因为 AD5541 数模共地，操作 ADC 回读时，输出电压会产生波动 :funk: 这个其实是地线环路设计问题，但腿软坚持说没问题（我也不知道有没有问题）...
所以我在固件里设计了可以关闭回读（当然自校准也随之关闭）的功能。
整机发行后我又发行了前面板（原设计只能用上位机操作），但前面板里就没有这个功能了（当然固件依然保留可用上位机开启），就是因为 AD569 是数模分开的，不会再影响到输出电压了 :lol
你遇到的问题可能和 DAC 有关也可能和地线环路设计有关，一个简单的建议就是试试 AD569 这种模数地分开的 DAC，而且它很便宜（所以最初作为 Costdown 版的选择）。
washu 发表于 2024-7-27 11:18
我第一次发行套件时有标准版，也就是最初设计的 AD5541 DAC，以及 Costdown 版 AD569 DAC 两个选择
后 ...
接地问题有点儿复杂，如果一个芯片有分开的模拟地和数字地引脚，那它们在外部必须连在一起，否则内部电路将因为不同参考点而无法工作，除非这个芯片内部模拟和数字部分是电气隔离，但ADC和DAC器件一般不会这么做，所以其AGND和DGND引脚必须在外部共地。
AD5541有两个GND，AGND专门用于给REF和VOUT提供参考点，DGND用于数字信号回流，在芯片内部，数字部分的电源回流从AGND走，模拟部分从DGND走，但因为电源引脚只有一个，所以电源回流路径必然合并为一条，如果人为的分割AGND和DGND使之回路路径不同，则必然会使其中一路回流路径不能闭合，而形成天线环。
AD5541这种设计这虽然比ADC芯片那种电源引脚也分开的模式要差一点（数字电源和模拟电源的回流路径可以人为分开避免模拟电源被干扰），但考虑到R2R-DAC芯片的数字部分是异步电路，也就是说你不给信号的时候其实它是没有任何干扰的，因此它可以和模拟部分共用电源，而模拟部分负责电压输出的电路，只是基准电压通过一个电阻网络分压而已（没有缓冲器），也就是说负责电压输出的部分，实际上是由REF供电的和芯片电源关系不大。基于这些原因，R2R-DAC芯片的模拟、数字电源回流合并不会影响DAC的输出。但因为除了输出部分，内部还有一些模拟电路也是需要供电的，所以DAC的手册都会注明，VDD要是用模拟电源。而DAC数字接口的信号回流，完全可以通过走线使其与电源回流分开来避免对电源产生干扰。
基于上述原因，R2R-DAC使用两个分开的GND，或者只有一个GND，本质是没区别的，除非它把VCC也分成两个。
AD569其实并不是两个GND的芯片，它的供电使用的是双电源，基准也是正负基准，但GND引脚同样只有一个，并部分模拟和数字，V+和V-、REF+和REF-实际上都是参考于GND的，所以我认为AD569、AD5541、DAC82002在这方面并没有本质区别。
这是我的电路板布局和供电走向，我用的是4层板，电源是在单独的层做分割，不同的部分供电线路不重叠，接地采用完整平面。我没有做地分割，因为地分割后，需要模数混合芯片（ADC和DAC）底部将数字地和模拟地桥接（在供电输入端桥接是错误的，会造成数字信号绕行），对于整个电路只有一个ADC或DAC的场合这很好搞，但这个电路有一个ADC和一个DAC，如果做地分割，就会有两个桥接处（DAC如果有两个GND，也必须在芯片底部桥接，如果只有一个GND，等于天然的在这个引脚桥接了），从而形成多点接地，多点接地是不推荐的，会产生一些奇奇怪怪的问题。
地分割的目的无非是把不同类型信号的回流分开，使之不能互相干扰，所以地分割只是手段不是目的，因此不做地分割地同样可以达到目的，因为信号回流总是沿着最低阻抗进行（即如果可能，回去的路径会尽可能紧挨着来时的路径），所以只要不同类型信号在布局和走向上合理划分，就可以做到回流分开。
我后来仔细分析了PCB设计，最后得出一个不论哪方面都与异常现象吻合度极高的结论：那就是干扰是由转接板导致的。
我最初的设计是使用AD7175和AD5541，基板上也是按这个电路布线的，只是预留了插座，调试的时候为了换ADC和DAC，只好用了转接板。转接板的接插件是存在接触阻抗的，因此转接板的地平面和基板的地平面之间就阻抗不为0了，当有数字信号从基板到达转接板时，回流信号就会在转接板地平面和基板地平面之间产生干扰电位差。
我画了个示意图，数字信号传递到转接板后，因为接插件的接触阻抗，会使转接板地平面相对基板地平面出现干扰电压。
由于DAC芯片REF和GND引脚之间有低ESR的大电容，所以干扰不会影响到REF和GND之间的电压（即DAC芯片得到的基准值）。但DAC芯片REF引脚相对于基板地平面的电压却可以受到干扰，由于为了尽可能降低基准噪声，基准缓冲器的带宽控制的非常低（不到10Hz），所以缓冲器对这个数字信号导致的干扰是无力调节的，所以DAC的输出电压对基板的地平面来说，也就同样带了干扰，而输出只是基准的分压，所以输出电压越大，干扰看上去就越大，这就完全说的通了。
这个干扰是以基板的地平面为参考来看的，而ADC同样使用了转接板，ADC转接板的地平面同样受到了干扰，为什么ADC本身没有问题呢？
因为被测电压在给到ADC之前，已经在基板地平面上转换为差分信号了，此时转接板的地平面无论怎么扰动，都不会对差分信号造成影响。同样因为ADC的REF和GND引脚之间也有低ESR的大电容，所以这个干扰同样不会影响ADC得到的基准值。所以ADC不论是短路自测，还是测量外部基准，还是测量外部输入的低噪声电压，都没有问题，因为这些被测信号本身都是参考于基板地平面的，到了ADC转接板前已经转为差分信号了，不受转接板地平面的干扰。同时基板地平面是一个整体平面，接地阻抗非常低，所以数字信号难以对地平面的局部电位产生影响，这也是大平面接地的优势。
本帖最后由 MF35_ 于 2024-7-28 19:06 编辑
washu 发表于 2024-7-27 11:18
我第一次发行套件时有标准版，也就是最初设计的 AD5541 DAC，以及 Costdown 版 AD569 DAC 两个选择
后 ...
果然，我分析的没错，问题的根源找到了，就是DAC用了转接板的问题，我的基板上已经是布好的AD5541布局，我把转接板拔掉，AD5541焊在基板上，噪声变得正常了，测量DAC输出时，噪声的ppm值和直接测量基准是一样的了。由于ADC依然用的转接板，从而引入了一些微小的干扰（差一点到1uVpp的样子)，但既然原因找到，这些都不是问题。
这是测试三次基准，每次读512个数
然后切换到DAC通道，测量不同DAC输出，可以看到不同输出电压下噪声的ppm值基本一致，而且与测量7V基准也基本一致，说明噪声基本源自LM399，不过依然达到6位半水准