STC将要推出32位的8051单片机
图源官方网站。称速度比同频率下的M0还要快2倍左右。
还有CAN,LINDMA,TFT驱动接口等外设 建议宏晶出4位的MCU，简单可靠，功能单一。稳定第一！成本低廉！比PIC10，PIC12便宜就好。 32位51？ 用什么编译器？ 如果还是arm内核
还不如直接arm。 和STM32比不一定有优势，倒是他的STC16F是个亮点，motolola结构的多累加器架构+intel原型，速度和功能比51强得很多，比96也不差。 longshort 发表于 2021-10-16 14:18
和STM32比不一定有优势，倒是他的STC16F是个亮点，motolola结构的多累加器架构+intel原型，速度和功能比51 ...
我之前用过STC16，用dhrystone2.1测试，在不使用XRAM而是EDATA的情况下，速度差不多达到M3标称值的三倍。
另外，STC16有单精度浮点运算器，在做浮点运算时 即使STM32F103开到72MHZ，也无法超过STC16.
我觉得这个STC32G系列应该是之前STC16的升级版。 longshort 发表于 2021-10-16 14:18
和STM32比不一定有优势，倒是他的STC16F是个亮点，motolola结构的多累加器架构+intel原型，速度和功能比51 ...
其实在小规模的嵌入式CPU设计上，AVR已经达到了一个比较高效的结构，STC在这折腾这些东西，估计也不会有主流的编译器开发商去给他做支持，没有好的编译器，效率还是不行。 本帖最后由 iffi123 于 2021-10-16 16:12 编辑
ka2209 发表于 2021-10-16 14:47
我之前用过STC16，用dhrystone2.1测试，在不使用XRAM而是EDATA的情况下，速度差不多达到M3标称值的三倍。 ...
f103没有FPU, 做浮点运算肯定吃亏, 怎么能这么比:lol 这个STC32是arm内核还是魔改51内核？ 岳耳 发表于 2021-10-16 16:20
这个STC32是arm内核还是魔改51内核？
arm v8架构，不排除魔改部分部件，例如累加器阵列、流水线等。
至少要让编译器认识自己。
都是神仙在唠嗑 听不懂;P iffi123 发表于 2021-10-16 16:08
f103没有FPU, 做浮点运算肯定吃亏, 怎么能这么比
不一定吧，32位定点对16位浮点．．．:lol 本帖最后由 iffi123 于 2021-10-16 18:42 编辑
longshort 发表于 2021-10-16 18:01
不一定吧，32位定点对16位浮点．．．
有没硬件实现差很多,不只是简单的浮点相乘除, 比如M4(带单精度FPU)上的开平方根运算, 只要14个时钟周期就可以完成,以常见的72M时钟,不到0.2us就能完成, 模拟的话就慢太多
位数占优用处不大 longshort 发表于 2021-10-16 17:55
arm v8架构，不排除魔改部分部件，例如累加器阵列、流水线等。
至少要让编译器认识自己。
应该是80251内核，keil有C251的 编译器。 longshort 发表于 2021-10-16 17:55
arm v8架构，不排除魔改部分部件，例如累加器阵列、流水线等。
至少要让编译器认识自己。
看彩页介绍写的32位8051呀。 CISC的STC 8H系列已经绝大部分指令（即使是多字节）都单周期。并且主频如果也和RISC一样了。那么肯定不会比RISC慢。
并且现在8H系列运算读取RAM的指令和读取运算寄存器的指令都是单周期，那么就弥补了51寄存器不足的缺陷。
现在51的缺陷就是累加器不足，假如允许有ram作为运算的指令，例如ADD direct ，direct/Data/Rn，并且1周期内完成，那就没有RISC啥位置了。
本帖最后由 iffi123 于 2021-10-16 21:46 编辑
locky_z 发表于 2021-10-16 21:22
CISC的STC 8H系列已经绝大部分指令（即使是多字节）都单周期。并且主频如果也和RISC一样了。那么肯定不会比 ...
内核的优劣不是只看指令时间, 时钟慢才容易做到单周期, 再提高就没法保证单周期,并不是厂家不愿意提高主频