双锁相环原理探究

iffi123

在超外差收音机中，本振频率通常由锁相环频率合成电路提供并保证精度，而一般收音机采用的单个锁相环，实现1KHz的频率步进，对接收常规的调幅节目是足够的，对于需要更高精度单环结构无法满足要求。

久闻高档收音机采用双锁相环电路实现低于1KHz的精度，比如10Hz的步进，找到相关资料，谈谈自己的理解

下图是经典机型R71的双锁相环原理图



PLL电路由主环和次环组成, 主环(图中红色圈)实现频率高位的精度(大等于10KHz),  次环(蓝色圈)则实现频率低位的精度(10Hz-10KHz)

主环振荡电路输出约70-100MHz的第一本振(图中E处), 和单环结构不同，它并不直接送到PLL的可编程分频器，而是先经过一个混频器(图中IC3), 和次环输出振荡信号进行差频后(图中D处)再分频，该混频器的作用：一是把次环的高精度信号合并到主环，二是降低本振频率, 同时也降低分频比。 (实际上第一本振频率分为4档，每档7-8MHz, 覆盖整个短波段100k-30MHz，由4套振荡电路实现,由程序控制, 这样能降低本振的覆盖系数)

加入混频器后对分频比有什么影响呢？ R71第一中频为70.4515M, 理论上当RF输入为0时，第一本振刚好输出70.4515MHz， 而混频器另一个输入为30.95-30.95999M，由于主环的精度只有10KHz(低于10K精度的频率可以不考虑), 这样的混频器输出频率视为(70.45-30.95)MHz,即39.5MHz。为实现锁定，主环分频比N需要设置为39.5M/10k=3950, 这是主环分频比N的初始值，最终主环分频比N在初始值基础上按接收频率高位每增加10KHz就增加1来计算即可。

PLL系统的参考时钟由晶振30.72MHz提供，经3分频后为10.24MHz, 再经过主环PLL芯片(IC1)内部分频器做1/1024后为10KHz, 作为鉴相器的参考时钟，决定了主环的精度。

再看次环, 振荡器输出是115-119.99MHz, 参考时钟和主环类似，不过10.24MHz再进PLL芯片内部分频1/1024前，先进行2分频，这样鉴相器的参考时钟输入变为5KHz, 所以次环环路本身只能达到5KHz的精度, 为实现10Hz的步进，振荡器输出信号经500分频后，即可实现5KHz/500=10Hz的精度，这时频率输出为230-230.99KHz，因此当接收频率中低于10K分辨率部分全为0时，输出230KHz，可以算出次环分频比N初始值为230KHz/10Hz=23000，同主环分频比的计算类似，差别在于按频率低位每10Hz增加1.

次环振荡信号经500分频后并不是直接送到主环, 而是先升频,即和30.72MHz晶振信号混频(和频), 输出30.95-30.95999MHz(图中C处),再到主环的混频器(IC3)完成2环的衔接.

另外
(1)对于分频比的计算,举个例子, 接收频率20.1234MHz, 主环分频比N=20.12M/10k +3950 =5962, 次环分频比N=0.0034M/10 +23000 =23340,  R71最多只能显示6位数字,最低位100KHz, 10Hz其实是无法显示出来.

(2)不过要注意的是, R71仅在LSB和FM下显示频率和实际接收频率相同,其它模式则有偏差, 比如AM, 显示频率比实际接收频低1.5KHz(如果在此模式,次环分频比最低是23150), USB则高3KHz...

(3)另外由于主环的PLL芯片(M54929P)最高输入30MHz,无法满足要求,所以加入吞脉冲计数器(Swallow Counter, 原理可自行搜索),型号M54466L,输入最高300MHz, 这2个芯片常搭配使用(现在的PLL芯片,已经把吞脉冲计数器集成进去,比如收音机常用的LC72137), 分频比N是这2个芯片总的分频比, 次环使用的芯片一样(图中次环的IC204标识有误,实际为IC201).

(4)第二中频是晶振信号30.72二倍频产生.


再看看HAM2000的情况



HAM2000其实有4个PLL环, 一个为同步检波,一个调频, 剩下2个就是调幅使用的双环, 原理和R71差不多, 差别在实现方式.

主环振荡输出为55-85MHz, 和常见的二变电路相似(第一中频也是55.845MHz),第一本振输出同样先和次环过来的振荡信号经混频(差频)后送入PLL芯片内部(MC145170)的分频电路(16级,最大分频比65535),  PLL内部时钟分频比为 15 位,最大32767.

次环的振荡频率为137.8-141.8MHz, 输出后分2路, 一路和第二本振(55.390MHz)混频(差频), 输出频率降为82.41-86.41MHz最后送入PLL内部分频器,完成次环的锁定; 另一路经2级共1/40分频后变为约3MHz, 再和第二本振差频混频输出51.845-51.945MHz, 这个信号由主环的混频器合并.

由于缺乏具体的参考频率数据,不妨猜测一番, HAM2000调幅常规精度100Hz, 由次环实现,考虑到次环输出有1/40分频,那么推测次环参考频率100Hz*40=4KHz? 分频后的频率范围为100kHz(3.445-3.545MHz),那么主环的参考频率只要100K即可? 这样的话,主环的分频比可以很低(几百就够)?

HAM2000短波有个精确搜索模式,可以实现5Hz的精度,从次环的参考时钟来说, 是可以做到,因为ham2000的晶振为12.8MHz,二分频后6.4MHz再输入次环PLL的时钟输入, 而内部的分频器最大32767, 取32000来说, 鉴相器参考频率为200Hz,经后续的40分频后刚好5Hz, 但次环PLL芯片本振输入端高达80多MHz, 需要很高的分频比, 片内分频比无法满足,不知道如何实现的?




双锁相环的要点:
1.将振荡频率分成2个不同精度部分,分别由2个环实现
2.由于混频容易实现频率的加减, 因此2个环之间用混频器合并
3.高精度部分并不直接用低频率的参考时钟实现,而是用更高的时钟先锁定, 输出再分频达到需要的高精度.


补充内容 (2018-8-22 14:40):
"R71最多只能显示6位数字,最低位100KHz" 写错了,最低位是100Hz

lxa000

学习了
长知识了
谢谢楼主

未成之佛

模拟电路随着性能要求提高，复杂度呈几何级数增长啊，看来还得走到数字信号处理方向啊......

w412321

模拟的双锁相环由于电路复杂，一般只应用于高档的收发信机中。