


OB2268/OB2269 设计指导

-反激式开关电源应用

一. 概要:


随着科学技术日新月异的发展，人们对电源系统的性能要求也不断提高，OB2268/OB2269 采用独特的设计方案，使您的电源系统具有较高的性价比，满足广大客户的需求。OB2268/OB2269 采用传统的电流模式结构设计，其具有如下特性：

- ▲ 低待机功耗：OB2268/OB2269 通过特别的低功耗间歇工作模式设计不仅可以让整个系统在空载的状态下轻易达到国际能源机构最新的推荐标准，而且允许系统在较轻负载（约 1/30 满载以下）的情况下同样具有超低耗的性能。
- ▲ 无噪声工作：使用 OB2268/OB2269 设计的电源无论在空载，轻载和满载的情况下都不会产生音频噪声。优化的系统设计可以使系统任何工作状态下均可安静地工作。
- ▲ 更低启动电流：OB2268/OB2269 VIN/VDD 启动电流低至 4uA，可有效地减少系统启动电路的损耗，缩短系统的启动时间。
- ▲ 更低工作电流：OB2268/OB2269 的工作电流约为 2.3mA，可有效降低系统的损耗，提高系统的效率。
- ▲ 内置前沿消隐：内置前沿消隐（LEB），可以为系统节省了一个外部的 R-C 网络，降低系统成本。
- ▲ 内置 OCP 补偿：OB2268/OB2269 内置了 OCP 补偿功能，使系统在不需要增加成本的情况下轻易使得全电压范围内系统的 OCP 曲线趋向平坦，提高系统的性价比。
- ▲ 完善的保护功能：OB2268/OB2269 集成了较完善的保护功能模块。OVP，UVLO，OCP，恒定的 OPP 和外部可调节的 OTP 功能可以使系统设计简洁可靠，同时满足安规的要求。
- ▲ MOSFET 软驱动：可有效的改善系统的 EMI。
- ▲ 较少的外围器件：OB2268/OB2269 外围比较简单，可有效提高系统的功率密度，降低系统的成本。
- ▲ OB2269 优良的 EMI 特性：OB2269 内置的频率抖动设计可以很有效的改善系统的 EMI 特性，同时可以降低系统的 EMI 成本。




二. 芯片内部模块图

1. OB2268 内部模块图



2. OB2269 内部模块图



三. 典型应用电路:




图 1 OB2268/OB2269 典型应用电路

四. OB2268 与 OB2269 系列芯片应用说明:

1. OB2268/69 的应用领域推荐

推荐应用领域	No shuffling frequency			shuffling frequency	
	OB2268	OB2268B	OB2268C	OB2269	OB2269C
消费类, 资讯类等单芯片应用场合	✓	✓		✓	
家电类, 通信类等多芯片应用场合		✓	✓		✓
医疗, 救生设备类等应用场合		✓	✓		✓
医疗, 救生设备类等应用场合		✓	✓		✓

2. OB2268&OB2269 的不同特性说明

OB2268 与 OB2269 的主要区别:

- OB2269 内置有频率抖动(shuffling)功能, 该功能可以加大程度的改善系统的 EMI 性能, 加快系统的研发过程, 同时有利于降低系统的 EMI 成本。
- OB2268 的 OCP 补偿基于 65KHz 设计, OB2269 的 OCP 补偿基于 60KHz 设计。

五. 设计指导:

1. 启动电路及 OCP 补偿特性说明:

1.1 OB2268/OB2269 具有如下两种启动方式：

- 1) 具有 OCP 补偿功能的启动方式：使用 3 脚 V_{IN} 作启动端时芯片具有 OCP 补偿的功能，但仅支持从整流滤波后启动的方式，其启动电路方式见图 1 典型电路。
- 2) 传统的启动方式：使用 7 脚 V_{DD} 作启动端时芯片支持从整流前启动及整流滤波后启动的方式，其启动电路见图 2，图 3：




图 2 整流前启动方式




图 3 整流后启动方式

1.2 系统的启动时间：

以上的两种启动方式当电源上电开机时通过启动电阻 R_{IN} 给 V_{DD} 端的电容 $C1$ 充电，直到 V_{DD} 端电压达到芯片的启动电压 $V_{TH(ON)}$ （典型值 16.5V）时芯片才被激活并且驱动整个电源系统正常工作。在图 3 中系统的最大启动延迟时间满足如下运算关系：

$$V_{TH(ON)} = (V_{dc} - I_{DDST} \cdot R_{IN}) \left[1 - e^{-\frac{T_{D_ON}}{R_{IN} \cdot C1}} \right] \quad (1)$$

这里：

- I_{DDST} : OB2268/69 的启动电流
- T_{D_ON} : 系统的启动延迟时间
- R_{IN} : 为 $R1$ 和 $R2$ 电阻阻值之和

由于芯片具有低启动电流的特性并且考虑到空载的系统损耗， R_{IN} 可以取得较大，具体值可在 $1.5M\Omega \sim 3M\Omega$ 范围内选取。

如果需要系统具有更快的启动时间且在系统成本允许的情况下，您可以参考图 4。

图 4 中的典型电路，电路中 $C1$ 的值可以取得较小(但需要考虑系统的稳定性)， R_{IN} 的值可以取得较大(但会受限于 OCP 补偿性能，见 1.4 OCP 补偿特性说明)，这样既可缩短系统的启动时间同时也可降低系统空载时的损耗。按图 4 的电路设计，在 16V/3.5A 的系统中，如果 $R1=R2=910K\Omega$ ， $R3=0\Omega$ ， $C1=2.2\mu F$ ， $C2=120\mu F$ ， $C3=4.7\mu F$ ，在 90Vac/60Hz 输入且输出负载为满载时，系统的启动时间实测在 750ms 以下。




图 4 快速启动电路

1.3 启动电阻 R_{IN} 的最大功率损耗：

在图 3 中， R_{IN} 的最大功率损耗可以用下面的公式计算出来，公式如下：

$$P_{RIN,max} = \frac{(V_{dc,max} - V_{DD})^2}{R_{IN}} \cong \frac{V_{dc,max}^2}{R_{IN}} \quad (2)$$

这里:

$V_{dc,max}$: 最大输入电压整流后的直流电压
 V_{DD} : 芯片正常工作的电压

1.4 OCP 补偿特性:

1.4.1 OCP 补偿特性说明:

如果系统使用 3 脚 V_{IN} 端作启动时, 系统会具有较好的 OCP 补偿特性。当系统的输入电压发生变化时, 通过启动电阻流过 V_{IN} 端的电流也会发生变化, 芯片通过检测该变化值来自动实现补偿, 使系统在较宽输入电压范围内的 OCP 曲线比较平坦, 达到恒功率输出的目的, 图 6 为输出规格在 16V/3.5A, 工作频率为 65KHz, 启动电阻为 1.8M Ω 的演示板上测得的 OCP 曲线, 通过图 6 可以了解到 OB2268/69 具有的 OCP 补偿特性。




图 6 OCP 补偿特性曲线

通过改变启动电阻的阻值(初始设计默认值为 1.8M Ω)可以调整 OCP 补偿的性能, 该补偿性能同时还受系统的工作频率影响, 即 OCP 补偿特性与流过 V_{in} 端的电流及系统 PWM 的频率有较大关系。当工作频率设定后, 如果发生过补偿现象, 可通过加大启动电阻的阻值来减弱补偿能力, 但这将延长系统的启动时间; 如果发生欠补偿现象, 可通过减少启动电阻的阻值来增强补偿能力, 同时这对缩短系统的启动时间也是有帮助的。

1.4.2 影响 OCP 补偿平坦度的主要参数:

频率: 基于 50KHZ~65KHz 设计。

启动电阻: 基于 1.8M Ω 设计。

Sense 端输入: 基于省掉外部 R-C 网络设计, 见 4. Sense 端输入的说明。

1.4.3 Sense 端门限与 V_{in} 端输入电流的关系曲线图




图 7 V_{th_OC} & OCP threshold

从图中可以看到, 如果系统设计以 V_{in} 端(3 脚)作为启动端, 那么 V_{th_oc} 的值是受流过 V_{in} 端的电流影响的, 熟悉 Sense 端门限与 V_{in} 端输入电流的关系曲线图对分析系统的 OCP 特性是有帮助的。

2. PWM 工作频率设定:

OB2268/69 允许设计者根据系统的使用环境需要自行调整系统的工作频率, OB2268/69 的典型工作频率为 50KHz 和 65KHz, 其应用电路如图 8, R_I 的取值决定了系统的工作频率, 工作频率的设定可分别由以下公式计算出来:

1)OB2268A/OB2269A 的频率计算公式如下:

$$f_{PWM}(KHz) = \frac{6500}{R_I(K\Omega)} \quad (3)$$

2) OB2268B/OB2268C/OB2269C 的频率计算公式如下:

$$f_{PWM}(KHz) = \frac{1560}{R_I(K\Omega)} \quad (4)$$




图 8 频率设置电路

虽然 OB2268/69 推荐系统 PWM 的工作频率范围可为 45K~100KHz, 但是芯片系统性能优化主要是被设计在 50KHz~65KHz 的应用范围, 在应用时请予以注意。

在 PCB layout 时应尽可能使 R_I 的接地端靠近芯片的 Pin 1 GND 端, 以便减少干扰。

3. FB 端的输入:

了解脚 2 FB 端各电压门限相对应的系统工作状态对分析及优化系统设计是非常有帮助的, OB2268/69 各电压门限相对应的系统工作状态可通过图 9 来表示。




图 9 FB 端各电压门限相对应的系统工作状态

1.0V~1.8V 为系统在空载或轻载时工作在间歇模式下的 FB 端电压值; 1.8V~4.4V 为系统正常工作时 FB 端的电压值; 4.4~6.0V 为环路开环, 过功率保护或短路保护时 FB 端的电压值, 1.0V(典型值)以下 gate 端输出被关闭, 保护整个系统。FB 的短路电流典型值为 0.65mA。

OB2268/69 采用传统的电流模式结构设计, 其关断时间根据峰值电流调整, 通过与主开关管 MOSFET 源极相连接的电流反馈电阻 R_{sense} 转化成电压反馈到 OB2268/69 脚 6 SENSE 端来实现控制。在正常工作时, 这个峰值电流与 FB 具有如下关系式:

$$I_{PK} = \frac{V_{FB} - 1.0}{2.83 \cdot R_s} \quad (5)$$

这里

VFB: FB 端的电压。

Rs: 与主开关管 MOSFET 源极相连接的电流反馈电阻阻值

当 $V_{FB} > 4.4V$ 持续 80ms 的时间或 $V_{FB} < 1.0V$ (典型值)时, OB2268 Gate 端立即停止输出脉冲,

保证整个系统的安全。

注意: 1. 芯片在设计初始为了降低系统工作在空载或较轻负载(1/30 满载)的状态下系统整机的功率损耗, 系统正常工作时 OB2268 FB 端允许的最大的输出电流 $I_{FBmax} \approx 0.5mA$, 最小工作电流 $I_{FBmin} \approx 0.18mA$; 即流过光耦接收端集射极的电流 I_c 最大为 $0.5mA$ 左右, 最小为 $0.18mA$ 左右。假设光耦的最大传输比 $CTR=0.8$, 系统二次侧(次级)LT431 的工作电流仅由流过光耦发射端二极管的电流 I_F 提供, 那么通过 I_c 折算到流过光耦发射端二极管的电流 I_F 最大仅为 $0.63mA$, 这个电流将无法满足 LT431 的最小工作电流 ($1mA$), 所以在系统设计时, 使用 OB2268 设计的系统必须给次级 LT431 提供一个常态偏置电阻(见典型电路中的 R_{bias}), 使 LT431 工作在正常的状态, 否则系统的负载调整率或其他性能可能会发生异常, 在 $16V$ 输出的系统中, 考虑空载或轻载时系统的损耗因素, 推荐使用的偏置电阻阻值为 $1K\Omega$ 。

2. 当 $V_{FB}=1.0\sim 1.8V$ 时系统工作在间歇工作模式, 如果系统出现可听及的异音, 请先检查系统是否工作正常, 如果你确认无误, 请检查系统缓冲吸收回路中的电容材质, 如果使用的是普通压电陶瓷电容, 那么当系统工作在间歇工作状态时电容由于发生压电效应而产生异音是很可能的。这时, 请更换电容的材质, 如 MYLA, PEA, MEF 或 CBB 等薄膜类电容; 考虑成本及电容体积大小的因素, 我们推荐使用 MYLA 电容, 在保证吸收回路效果的前提下可以通过调整缓冲吸收回路中的电阻阻值来减少该电容的值有利于缩小电容体积及降低系统成本, 例如 $2200PF/250V$, $4700PF/250V$ 或 $10000PF/250V$ 的 MYLA 电容可以接受的。

3. 当系统工作在满载的情况下如果系统出现可听及的异音时, 请检查系统是否工作正常, 如果你确认无误, 请检查芯片的 FB 端的电压波形是否较平滑, 如果发现较大的干扰请检查系统的 PCB layout 是否合理, 对于较小的干扰可通过外加滤波网络进行抑制, 如图中的 R_{FB} 及 C_{FB} 组成的低通滤波器, 这里 R_{FB} , C_{FB} 的取值不宜过大, 比如 47Ω , $1000PF$; 根据系统的实际情况, R_{FB} 可以为 0Ω 。 R_{FB} , C_{FB} 的取值会影响系统的环路稳定, 一般 C_{FB} 的取值建议要 $\leq 4700PF$ 。

4. 当系统工作在输出空载, 轻载或满载转空载的情况下, 如果发现输出端电压在较大范围内波动时, 请首先确定电路设计、PCB layout 是否正确及环路是否稳定, 如果确定无误, 请再次检查变压器给芯片供电的辅助绕组是否能保证系统在输出空载或轻载的情况下芯片 V_{DD} 端的电压在 $10.5V$ ($UVLO$ 典型值)以上, 否则系统可能工作在 $UVLO$ 临界状态。值得注意的是变压器辅助线圈在设计时需要把与 V_{DD} 端相连的整流二极管的压降及限流电阻的压降考虑进去, 另外还要考虑变压器层间耦合系数/强度的关系; 耦合较弱时, 空载时芯片 V_{DD} 端电压值较低, 容易进入 $UVLO$ 状态, 但是满载状态下 V_{DD} 端电压上升较少; 耦合过强, 对提高空载时芯片 V_{DD} 端电压稳定系统有较大的帮助, 但满载状态下 V_{DD} 端电压上升较多, 容易让芯片进入过压保护状态。考虑到系统满载瞬间转空载或空载瞬间转满载时由于能量瞬变导致 V_{DD} 端电压下冲误触发 $UVLO$ 的原因, 在系统允许的输入电压范围内且系统输出为空载时建议芯片 V_{DD} 端电压要 $> 12.5V$, 这里特别要注意高端输入电压如 $264V/50Hz$ 时的情况。

4. Sense 端的输入:

内置的前沿消隐(LEB)电路, 可以为系统节省一个外部的 R-C 网络。如果由于 Sense 端的电流反馈信号前沿噪声干扰持续时间超过芯片内置的前沿消隐(LEB)时间导致系统性能异常, 可以考虑外接 R-C 网络, 但建议 R-C 的取值不宜过大, 否则可能会引起电流反馈信号的失真过大, 导致系统启动或输出端短路时 MOSFE 漏源端电压 V_{ds} 过高等常见的系统异常现象。推荐 R-C 网络的取值为: $R \leq 680\Omega$, $C \leq 1000PF$ 。没有特别的需要, 不建议外接 R-C 网络。

特别指出的是，OCP 补偿的设计是基于拿掉 R-C 网络设计的，如果设计时系统加入了 R-C 网络，系统的 OCP 补偿特性将受到一定的影响。

5. Gate 端驱动信号输出：

芯片采用图腾结构驱动输出，可直接驱动 MOSFET。同时芯片还内置了一个 18V 的驱动输出钳位电路，防止由于某种原因导致系统驱动输出电压过高使 MOSFET 的栅极击穿。

为改善系统 EMI，芯片设计时对驱动信号进行了软驱动优化处理。

6. RT 端应用及软启动电路：

6.1 过温保护电路设计：

RT 端可通过外接温度检测电路构成简易的 OTP 保护电路，常用电路见图 10，图中 R1 起微调作用。OTP 保护方式为自恢复（Auto-recovery）模式。




图 10 OTP 电路

RT 端内部连接了一个恒流源，该恒流源提供的电流与芯片的工作频率成反比，在 $R_I=100K$ 时，恒流源提供的电流为 $70\mu A$

（典型值）， $R_I=130K$ 时，恒流源提供的电流约为 $53.8\mu A$ （典型值）。当因某种因素导致系统内部温度逐渐上升时，NTC 温度补偿电阻受温度升高的影响，其阻值逐渐降低，从而使 RT 端的电压逐渐下降，直到 RT 端的电压降到 $1.065V$ （典型值）以下并持续 $100\mu s$ 后，芯片 Gate 停止驱动，电源输出关闭，保护整个系统；当系统内部温度逐渐降低时，温度补偿电阻受温度下降的影响，其阻值逐渐升高，从而使 RT 端的电压逐渐上升，直到 RT 端的电压上升到 $1.165V$ （典型值）并持续 $100\mu s$ 后，芯片自动恢复输出，系统恢复正常工作。

由于 NTC 电阻的精度及生产过程中 NTC 电阻检测点的不一致性导致系统的 OTP 点误差较大，推荐 R1 使用可调电阻，产品在生产时可通过调节该可调电阻阻值来调整系统的 OTP 的精度，满足不同的客户需求。

6.2 软启动电路：

在 RT 与 FB 之间可以构成传统的软启动电路，其电路见图 11。RT 内部有一个约 $70\mu A$ ($f_{PWM}=65KHz$) 的恒流源，而且其门限电压超过 $1V$ (开环电压为 $3.5V$)，FB 端的最大输出电流 I_{FBMAX} 为 $0.7mA$ 左右，这保证了软启动电路的可行性。芯片启动后该恒流源首先打开，开始给电容 C1 充电，这时 RT 两端电压 $V_{R2}>0.7V$ ，Q1 处于饱和导通状态， $V_{FB}\approx 0.3V$ ，Gate 关闭输出；随着 C1 充电电流的逐渐减小，C1 两端的电压也逐渐增加，RT 两端的电压跟随降低，当 $V_{R2}<0.7V$ 时，Q1 由饱和导通状态逐渐转为截止状态，FB 的电压逐渐上升，直到 $V_{FB}>1.0V$ (典型值)，Gate 开始输出，达到软启动的目的。




图 11 软启动电路

7. 动态响应(DNY)的调整：

从动态响应的原理来看，系统要具有较快的环路响应特性才能使系统的动态响应特性较好。通过分析图 12 中的电路，对调整系统的动态响应特性是很有帮助的。




图 12

对芯片而言,整个系统的环路响应是芯片的 FB 端通过检测 U3 光耦反馈传输过来的信号强度及信号变化来进行控制的,系统的响应特性不仅与 OB431 的增益有关,而且与光耦的传输特性有关。为了使系统具有较好的动态响应特性,我们需要调节 OB431 的反馈增益环路相关元件 R_F 与 C_F 的值,使环路具有较高的增益,另外需要调节 R_d 的值(R_d 的取值不宜过大),使 U3 光耦发射二极管端能够把次级变化的信号转化为电流变化信号,并迅速的反馈到芯片的 FB 端进行跟随控制。在输出 16V/3.5A 的系统中,选择 U3 为 PC817C, $R_d=270\Omega$, $R_{bias}=1K\Omega$ 。

8. 系统进入间歇工作模式(Burst mode)的条件:

为使系统在空载或轻载的待机模式下尽可能的降低系统整机的损耗,达到国际能源机构最新的推荐标准, OB2268 为系统提供了较为人称道的间歇工作模式(Burst Model), 当 $1.0V < V_{FB} < 1.8V$, 且 V_{dd} 端(7 脚)电压达到芯片内部预置的稳定的 Burst Model 门限电压值 ($V_{th_burst} \approx 12.5V$, 考虑到系统温度的影响, 设计中建议该门限电压值 $V_{th_burst} > 12.8V$) 时芯片就会使系统进入稳定的间歇工作模式(Burst mode)。这时系统的工作原理可简略的描述如下: 当 V_{dd} 大于预置电压 12.8V 时 Gate 立即关闭输出, 变压器储存的能量就会通过输出绕组传输到输出端用以维持系统输出的稳定直到下个周期的到来; 同时, 变压器辅助绕组也通过耦合输出绕组给 V_{dd} 端电容充电, 使 V_{dd} 端电压持续上升, 直到输出绕组停止传输能量。间隔一段时间后, 芯片内部持续消耗 V_{dd} 端电容储存的能量使 V_{dd} 端电压下降, 一旦 V_{dd} 端电压下降到小于预置电压 12.8V(典型值)时 gate 就会输出脉冲进入正常工作状态, 直到 V_{dd} 大于预置电压 12.8V(典型值)重复上述循环。

9. 内置保护说明:

9.1 短路保护(SCP)、过流保护(OCP)及过功率保护(OPP/OLP):

芯片 6 脚 SENSE 端通过监控系统初级侧(一次侧)流过主开关管的电流信号活动, 芯片能检测到系统过流或过功率的状况。当系统输出发生短路、过流或过功率现象时, 如果 SENSE 端的电压 V_{TH_OC} 超过 0.86V(典型值)时, Gate 端输出脉宽将会被限制输出, 这时系统处于恒功率输出状态 $P_o = V_o \cdot I_o$, 即如果增加输出负载电流, 那么系统输出电压相应会下降, FB 相应上升; 当这种现象持续 80ms 后, 芯片将使系统进入过功率保护(OLP)状态, Gate 会立即关闭输出, 保护整个系统, 然后芯片重新启动, Gate 输出驱动信号, 当故障依然存在时系统将重复上述现象。当系统进入过功率保护状态时, 系统损耗的平均功率是较低的。

9.2 过压保护(OVP)及过压钳位(V_{DD} clamp):

OB2268/69 芯片 V_{DD} 端内置有过压保护(OVP)及 V_{DD} 过压钳位电路, 当 V_{DD} 端电压 V_{dd} 上升到 23.5Vmin 时, 芯片会进入过压保护状态, 这时 Gate 停止输出, 从而保护整个系统; 如果 V_{DD} 端电压由于某种原因继续上升, 一旦 $V_{dd} \geq 35V$ (典型值)芯片 V_{DD} 端内置的

电路将进行钳位以保护芯片，假设钳位后 V_{DD} 端电压还持续上升，芯片就可能会被烧毁。

9.3 欠压保护(UVLO):

OB2268/69 系列芯片都内置有欠压保护电路(UVLO)，当 V_{DD} 端电压小于 11.0V_{max} 时，芯片就会进入欠压保护状态，这时 Gate 停止输出 PWM。

9.4 过温保护(OTP):

见 6.1 的描述。

10. 输出电压不稳调整方案

使用 Flyback 架构的系统，由于系统工作一般会跨越电流连续(CCM)及电流不连续(DCM)两种模式。如果系统参数不匹配，那么这种工作模式将很容易导致大信号不稳现象发生，在系统板上具体现象表现为：

- 1) 输出空载电压不稳定。
- 2) 输出负载突然由满载切换为空载的情况易造成输出电压不稳定。
- 3) Overshoot/Undershoot 性能较差。

如设计中遇到以上现象，请先检查系统在输出空载且输入电压在 90~264Vac 的情况下，芯片的 V_{dd} 端(7 脚)的电压是否达到稳定的 Burst Model 门限电压值($V_{th_burst} \approx 12.5V$)，考虑到系统温度的影响，设计中建议该门限电压值 $V_{th_burst} > 12.8V$ ；其次 check 系统的环路是否真的处于稳定状态。如果以上均确定没有问题，建议进行如下几点的调整方案：

- 1) 适当增加 V_{dd} 端电容(如图 2 的 C1)的容值。
- 2) 适当减少 V_{dd} 端限流电阻(如图 2 的 R4)的阻值。这里特别说明，OB2268/69 的 OCP 不是依靠 V_{dd} 的电压下降进行保护的，如：OBPD56W-L160A Demo Board 该位置的取值就为 0 Ohm。
- 3) 在满足系统省功要求的情况下在次级增加较小的假负载。

如果进行以上调整后仍然感到不满意，综合考虑省功、缩短启动时间及方便调整大信号不稳等因数，较强力推荐图 4 的典型应用电路，特别在大功率输出的应用场合。值得提醒的是，在使用图 4 的电路时需要注意调整 C1 及 C3 的容值搭配，保证输出负载发生突变现象的情况下(如：满载突然转空载的情况)，C1 的能量能够较长时间维持芯片稳定工作而不会误触发 UVLO(11.0V_{max})，否则系统又有可能进入大信号不稳现象。