频率计设计草图，大家帮忙看看有什么问题没，或者更好的建议。
本帖最后由 翌阳 于 2020-4-11 11:11 编辑频率计设计草图，大家帮忙看看有什么问题没，或者更好的建议。谢谢。
PCB图只是做个样子,还不完善，我在想用多大个洞洞板，器件如何布局的好。
本帖最后由 w6955 于 2020-4-11 11:13 编辑
必须保证后面计数电路是负脉冲触发的电路。 您这个频率计也就是几十兆的上限吧，HC换成AC，大约可以提高两倍多一点，价格也不贵，管脚还兼容。
本帖最后由 翌阳 于 2020-4-11 11:20 编辑
longshort 发表于 2020-4-11 11:08
您这个频率计也就是几十兆的上限吧，HC换成AC，大约可以提高两倍多一点，价格也不贵，管脚还兼容。
计划也就最高到50M，这里HC最低可到70M以上。显示8位，99M。
再高频，那就加前置分频了。不分频也没啥用，晶体22M，精度上不去了。
一个最大的问题就是，设计好了，发现没多余端口可用了。只有剩一下，用来做按键，选择状态吧。
12位+16位，一共28位，计数器到是够，268M。 翌阳 发表于 2020-4-11 11:17
计划也就最高到50M，这里HC最低可到70M以上。显示8位，99M。
再高频，那就加前置分频了。不分频也没啥 ...
MCU就是做管理用，控制住闸门就行了，到时间了就关门，定定心心读计数器状态。
硬件有点复杂，是想用硬件的晶振信号做基准动态精度校准吗？点赞这个电路的硬件设计！ Julie 发表于 2020-4-11 12:16
硬件有点复杂，是想用硬件的晶振信号做基准动态精度校准吗？点赞这个电路的硬件设计！
这个是等精度电路，测频只与标准晶振的精度有关，与被测频率无关。 版主最好将此图电路仿真一下，再制PCB，少走弯路:handshake
页:
[1]