小实验：VHDL 语言描述模拟电路

雪冬 · 发表于 2018-7-20 19:28:18

实验很简单，用 protel 99 画出如下简单模拟电路，在生成网络表的时候，选择 VHDL，就会自动生成一个此电路的 VHDL 描述。如下：

雪冬 · 发表于 2018-7-20 19:29:08

电路图

雪冬 · 发表于 2018-7-20 19:30:12

------------------------------------------------------------
-- VHDL SHEET1
-- 2018 7 20 19 9 5
-- Created By "Protel Advanced Schematic"
-- "Copyright (c) 1998 Protel International Pty Ltd"
------------------------------------------------------------

------------------------------------------------------------
Library ieee;
Use ieee.std_logic_1164.all;
Entity SHEET1 Is Port
(
);
End SHEET1;
------------------------------------------------------------

------------------------------------------------------------
Architecture Structure Of SHEET1 Is
Component CAP
   Port
   (
      n1:InOut std_logic;
      n2:InOut std_logic
   );
End Component;

Component RES
   Port
   (
      n1:InOut std_logic;
      n2:InOut std_logic
   );
End Component;

Component VS_A
   Port
   (
      n1:InOut std_logic;
      n2:InOut std_logic
   );
End Component;

Signal NetV1_1: std_logic;
Signal GND : std_logic;
Signal NetC1_2: std_logic;
Begin
C1 : 10p
   Port Map
   (
      n1 => NetV1_1,
      n2 => NetC1_2
   );
R1 : 1k
   Port Map
   (
      n1 => GND,
      n2 => NetC1_2
   );
V1 : 1v
   Port Map
   (
      n1 => NetV1_1,
      n2 => GND
   );
End Structure;
------------------------------------------------------------

雪冬 · 发表于 2018-7-20 22:10:56

VHDL 是一种硬件描述语言，主要用来设计数字电路。这里用它来描述模拟电路。

ycx2002 · 发表于 2018-7-20 22:23:41

全是洋码子，愣是没看懂

麻烦楼主帮忙解释解释

雪冬 · 发表于 2018-7-20 22:49:30

ycx2002 发表于 2018-7-20 22:23
全是洋码子，愣是没看懂麻烦楼主帮忙解释解释

这个语言我也不太熟悉，没有实际用过，解释起来复杂。不过英文懂得话就能懂。它是用 VHDL 语言把上面图中的电路元件，接口，结构，信号行为，连接关系完整的描述了一下。如果是数字电路，有这样的程序就可以做出硬件芯片。具体是把程序编译通过后烧写入空白的 PLD 或 FPGA 芯片，就可以使用。模拟电路，具体情况我还不太了解。所以做这个实验，看看它怎样描述模拟电路。

雪冬 · 发表于 2018-7-20 22:55:56

本帖最后由雪冬于 2018-7-20 22:59 编辑

有知道的老师，也希望在这里指导一下。

雪冬 · 发表于 2018-7-21 08:16:36

la45088d1 发表于 2018-7-21 07:25
没学过这门语言，瞎猜的。

100分！

oldsheepf_rab · 发表于 2018-7-21 08:33:48

虽然用VHDL表达了，其实这是没什么用的，因为在FPGA或是CPLD中是无法实现电阻和电容这些模拟器件的。

雪冬 · 发表于 2018-7-22 00:43:30

oldsheepf_rab 发表于 2018-7-21 08:33
虽然用VHDL表达了，其实这是没什么用的，因为在FPGA或是CPLD中是无法实现电阻和电容这些模拟器件的。

有道理。

眉间尺 · 发表于 2018-7-22 20:50:38

从字面上看VHDL本来就没有说只能用于数字电路。

雪冬 · 发表于 2018-7-22 20:59:32

眉间尺发表于 2018-7-22 20:50
从字面上看VHDL本来就没有说只能用于数字电路。

是啊。只是说高速集成硬件描述语言，没说模拟还是数字。估计现在是不是可以用于模拟电路设计？很难说。

眉间尺 · 发表于 2018-7-22 22:17:13

楼主的实践已经证明VHDL完全可以用于模拟电路的设计.

雪冬 · 发表于 2018-7-22 22:34:44

眉间尺发表于 2018-7-22 22:17
楼主的实践已经证明VHDL完全可以用于模拟电路的设计.

让我想想。怪不得据说它是美国军方项目。

雪冬 · 发表于 2018-7-22 22:48:19

用语言描述电路具有优势啊。相比用图来说。虽然这里显得复杂些。

		自动登录	找回密码
密码			加入会员

小实验：VHDL 语言描述模拟电路

评分

评分

浏览过的版块